[회로이론] Full-adder

등록일 2003.04.10 한글 (hwp) | 6페이지 | 가격 1,000원

목차

2.code
● Coding 내용 분석

3.wave form
● 회로도 구성

4.결과 및 고찰

본문내용

● Coding 내용 분석
일단 Full Adder의 입출력 단자들을 Entity선언에서 해 주었다. Full adder는 A, B 두 입력과 Carry_in에 대한 Sum과 Carry_out을 구해준다. A, B와 Carry_in 모두 0 혹은 1로 이루어지는 bit값들이고 Carry_out과Sum도 마찬가지이다. Architecture에서는 Full Adder의 내부구조를 지정해 준다. if문을 사용하여 Coding을 하는것보다는 카노맵 방식을 사용해서 간단하게 나타내어진 관계식으로 내부구조를 지정해 주었다. if문을 사용하게 된다면 Coding이 너무 길어지게 될 것 같아서 그냥 카노맵을 이용했다.
*원하는 자료를 검색 해 보세요.
  • [전기전자] Half / Full Adder 실험 예비&결과보고서 2페이지
    Ⅰ. 실험목적1) Half Adder와 Full Adder의 구성과 동작 원리를 이해한다.2) Adder을 이용하여 간단한 논리회로를 직접 구성해 본다.Ⅱ. 기본이론1) Half AdderHalf Adder는 이진수의 두 입력 X와 Y에 대한 합(S)과 자리올림의 값(..
  • (디지털시스템설계)VHDL Full Adder 8페이지
    1. 카노 맵을 이용하여 간략화 된 출력함수를 각 출력 bit에 대하여 구하시오.2. 게이트를 이용하여 회로도를 구하시오.3. Full_Adder에 대한 VHDL 코드를 구하시오 단. 새 project를 생성하고, 작성된 코드의 synthesis 후 결과 log 파일 ..
  • 1bit full adder 10페이지
    *********************************************************** MyAnalog V7.1 SPICE netlist generator* Cell Name :: ader* Flatten Extractio..
  • 2주차 결과 보고서 Full Adder 6페이지
    Library IEEE;use IEEE.std_logic_1164.ALL;use IEEE.std_logic_ARITH.ALL;use IEEE.std_logic_UNSIGNED.ALL;entity Fulladder is -- 설계의 입출력 선언port ( X, Y , C..
  • Full adder By Structural & Behavioral Modeling 4페이지
    s_out,c_out: out std_logic); end component; begin u4: full_adder port map (x=>x,y=>y,c_in=>c_in,s_out=>s_out,c_out=>..
  • Nand Gate만을 이용한 Full Adder 설계 6페이지
    ※위의 Full Adder의 timing diagram을 보면 출력인 S는 nand gate를 6번을 통과하기 때문에 propagation이 발생하는 것을 알 수 있다. 출력 C 또한 nand gate를 4번 통과하기 때문에 propagation이 발생한다. 하지만 t..
  • [VHDL][논리회로] Full adder 설계(xor과 and or not) 0페이지
    [VHDL][논리회로] Full adder 설계A+받은 설계 입니다xor과 and or not 2가지로 설계
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서