[회로이론] Full-adder

등록일 2003.04.10 한글 (hwp) | 6페이지 | 가격 1,000원

목차

2.code
● Coding 내용 분석

3.wave form
● 회로도 구성

4.결과 및 고찰

본문내용

● Coding 내용 분석
일단 Full Adder의 입출력 단자들을 Entity선언에서 해 주었다. Full adder는 A, B 두 입력과 Carry_in에 대한 Sum과 Carry_out을 구해준다. A, B와 Carry_in 모두 0 혹은 1로 이루어지는 bit값들이고 Carry_out과Sum도 마찬가지이다. Architecture에서는 Full Adder의 내부구조를 지정해 준다. if문을 사용하여 Coding을 하는것보다는 카노맵 방식을 사용해서 간단하게 나타내어진 관계식으로 내부구조를 지정해 주었다. if문을 사용하게 된다면 Coding이 너무 길어지게 될 것 같아서 그냥 카노맵을 이용했다.
*원하는 자료를 검색 해 보세요.
  • [전기전자] Half / Full Adder 실험 예비&결과보고서 2페이지
    ..FILE:06HalfFullAdder(결과).hwp Half/Full Adder Ⅰ. 실험결과 1) Verilog Code module fa(ain, bin, cin, sum, carry); input ain, bin, cin; output sum, carry; w..
  • Full adder By Structural & Behavioral Modeling 4페이지
    < Full adder - Structural Modeling > ======================================================================= library ieee; use ieee.std_logic_1164.all..
  • 1bit full adder 10페이지
    1) My Cad schematic editor에서 1bit full adder 회로구성 2) 검사 및 SPICE 네트리스로 보내기 3) MySpice에서 실행결과 확인 4) include.inc에서 값을 추출하여 실행결과에 붙이면 다음과 같이 된다. *********..
  • 2주차 결과 보고서 Full Adder 6페이지
    ※ Full Adder 1-A. Source code (Data-Flow Modeling) -------------------------------------------------------------------- Library IEEE; use IEEE.std_log..
  • 디지털 논리 실험, Half adder와 Full adder 실험 결과 보고서 4페이지
    Ⅰ. 실험결과 Fig 1) Full Adder의 Graph Fig 2) Full Adder의 Timing Analyzer Fig 3) 4-bit Adder/Subtractor Graph Fig 4) 4-bit Adder/Subtractor Timing Analyzer ..
  • 기초전자공학실험2 Adder (가산기) 34페이지
    기초전자공학실험2 <#2, Adder(가산기)> 1.Title Adder (가산기) 2.Name 3.Abstract Half Adder 와 Full Adder를 작성하고 Full Adder를 이용해서 4bit Digit Adder를 구현한다. Full Adder를 응..
  • [VHDL][논리회로] Full adder 설계(xor과 and or not) 0페이지
    ..FILE:Full adder 설계.hwp ●Full adder 설계 Full Adder는 세 입력 비트의 산술적 합을 구하는 조합회로이다. 3개의 입력 외에 2개의 출력을 갖는다. 입력 변수 중 X와 Y로 표시된 2개는 더해져야 할 유효 비트를 나타낸다. 세 번째 ..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [회로이론] Full-adder