부울 대수 논리식의 간소화 - Verilog HDL 예비보고서

목차

1. 실 험 목 적

2. 기 본 이 론
1) 소개
2) Verilog HDL의 역사
3) 특징
4) Verilog HDL의 논리 연산자
5) Verilog HDL 식의 예

본문내용

1. 실 험 목 적
- 부울대수를 Verilog HDL의 형태로 표현하는 방법을 이해한다.
- Verilog HDL code로 Quartus Ⅱ를 이용하여 합성하고 Programing
하는 방법을 이해한다.
2. 기 본 이 론
1) 소개
- Verilog HDL은 전자 회로 및 시스템에 쓰이는 하드웨어 기술
언어(HDL)이다. 줄여서 ‘Verilog'이라고 부르기도 한다. 회로 설계, 검증,
구현등 여러 용도로 사용할 수 있다.
2) Verilog HDL의 역사
- 1983년 Gateway Design Automation사에서 하드웨어 기술언어인
HiLo와 C 언어의 특징을 기반으로 개발
- 1991년 Cadence Design Systems가 Open Verilog International
(OVI)라는 조직을 구성하고 Verilog HDL을 공개
- 1993년 IEEE Working Group이 구성되어 표준화 작업을 진행
- 1995년 12월 IEEE Std. 1364-1995로 표준화

참고 자료

없음