[asic] slice adder

등록일 2003.03.28 한글 (hwp) | 8페이지 | 가격 1,000원

목차

1. 문제 설명
2. 기본적인 이론
3. PROGRAM
4. SIMULATION 결과

본문내용

1. 문제 설명
VHDL 프로그램을 사용하여 FULL ADDER 2개를 이용하여 2BIT SLICE ADDER를 구성하고 SLICE ADDER와 3 X 7 DECODER를 만들어 연결한후에 7-SEGMENT를 연결하여 component를 이용해서 구조적 모델링을 하자.

2. 기본적인 이론
① 2BIT SLICE ADDER
1BIT FULL ADDER2개를 직렬로 연결하여 2비트 덧셈을 계산하기 위하여 사용하는 회로이다. 2비트 덧셈기에서 X, Y, A, B는 덧셈할 2비트 입력이고 첫 번째 자릿수 에는 아랫자리에서 올라오는 CARRY가 없으므로 접지에 연결한다.
첫 번째 FULL ADDER에서의 덧셈결과는 S1_OUT이고, 발생된 CARRY인 C1_OUT은 두 번째 FULL ADDER의 CARRY 입력신호에 연결한다. 두 번째 FULL ADDER는 두 번째 자릿수의 덧셈을 입력되는 CARRY와 함께 계산하여 덧셈결과 S2_OUT과 C2_OUT을 얻게 된다.
*원하는 자료를 검색 해 보세요.
  • [asic] Asic_4bit adder 2 페이지
    library ieee; use ieee.std_logic_1164.all; entity adder_4_top is -- enitity 선언 port(a0,a1,a2,a3 : in std_logic; -- 입력(vec..
  • ASIC 설계 및 실험 프로젝트 코드 8 페이지
    게임의 요지 : 하늘에서 8개의 똥이 떨어진다. 한정된 공간에 갇혀 있는 주인공! 무한히 똥을 피할 수 밖에 없다. 이곳에서 나가는 방법은 단 하나! 하늘에서 떨어지는 똥을 계속 피하여 떨어진 개수만큼 움직이는 벌레를 목적지..
  • Digital fundamental, computer architecture, Micro .. 12 페이지
    [ Clock & Reset ] [Reset] : 필요한 이유 - Back to known stage로 가기 위해 필요 (X propagation의 문제는 reset시 이게 안되서 발생) - Scan vector sim..
  • [VerilogHDL] 4bit 2진 덧셈기 설계(7segment 제어) 1 페이지
    ■ 설계개요 ▪ HBE-COMBO 트레이닝 키트 내에 0에서 F까지의 보드를 사용하여 입력된 2개의 4비트 데이터의 덧셈을 수행한다. ▪ 2개의 4비트 데이터 키입력에 대한 결과 값이 7-segment에 출력됨과 동시에 d..
  • [VerilogHDL] 4bit 10진 덧셈기 설계(7segment 제어) 1 페이지
    ■ 설계개요 ▪ HBE-COMBO 트레이닝 키트 내에 0에서 9까지의 보드를 사용하여 입력된 2개의 4비트 데이터의 덧셈을 수행한다. ▪ 2개의 4비트 데이터 키입력에 대한 결과 값이 LCD에 출력됨과 동시에 dotmatr..

이 자료와 함께 구매한 자료

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기