[asic] slice adder

등록일 2003.03.28 한글 (hwp) | 8페이지 | 가격 1,000원

목차

1. 문제 설명
2. 기본적인 이론
3. PROGRAM
4. SIMULATION 결과

본문내용

1. 문제 설명
VHDL 프로그램을 사용하여 FULL ADDER 2개를 이용하여 2BIT SLICE ADDER를 구성하고 SLICE ADDER와 3 X 7 DECODER를 만들어 연결한후에 7-SEGMENT를 연결하여 component를 이용해서 구조적 모델링을 하자.

2. 기본적인 이론
① 2BIT SLICE ADDER
1BIT FULL ADDER2개를 직렬로 연결하여 2비트 덧셈을 계산하기 위하여 사용하는 회로이다. 2비트 덧셈기에서 X, Y, A, B는 덧셈할 2비트 입력이고 첫 번째 자릿수 에는 아랫자리에서 올라오는 CARRY가 없으므로 접지에 연결한다.
첫 번째 FULL ADDER에서의 덧셈결과는 S1_OUT이고, 발생된 CARRY인 C1_OUT은 두 번째 FULL ADDER의 CARRY 입력신호에 연결한다. 두 번째 FULL ADDER는 두 번째 자릿수의 덧셈을 입력되는 CARRY와 함께 계산하여 덧셈결과 S2_OUT과 C2_OUT을 얻게 된다.
*원하는 자료를 검색 해 보세요.
  • [전기전자] Half / Full Adder 실험 예비&결과보고서 2페이지
    Ⅰ. 실험목적1) Half Adder와 Full Adder의 구성과 동작 원리를 이해한다.2) Adder을 이용하여 간단한 논리회로를 직접 구성해 본다.Ⅱ. 기본이론1) Half AdderHalf Adder는 이진수의 두 입력 X와 Y에 대한 합(S)과 자리올림의 값(..
  • Select Adder 8bit 0페이지
  • 4 bit BCD adder.subtraction 2페이지
    부호를 갖는 4 bit BCD adder/subtraction을 설계하시오.sol)library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity BCD isport ( a, b:in std..
  • [공학기술]vhdl-Half Adder, Full Adder 3페이지
    1) 반가산기(Half Adder) : Bahavioral Modeling2)전가산기(Full Adder) : Stuctural Modeling( OR gage + Half Adder)3)전가산기 : Behavioral ..
  • 2-Bit Adder Design 4페이지
    이번 실험은 Verilog를 이용하여 2-Bit Binary Adder를 표현하고, 이 Verilog 파일을 Simulation하여 Waveform을 얻어 Truth Table과 일치하는지를 확인하였다. Gate-Level Modeling으로 Verilog를 작성하든지..
  • [회로이론] Full-adder 6페이지
    ● Coding 내용 분석 일단 Full Adder의 입출력 단자들을 Entity선언에서 해 주었다. Full adder는 A, B 두 입력과 Carry_in에 대한 Sum과 Carry_out을 구해준다. A, B와 Carry_in 모두 0 혹은 1로 이루어지는 ..
  • [VHDL][논리회로] Full adder 설계(xor과 and or not) 0페이지
    [VHDL][논리회로] Full adder 설계A+받은 설계 입니다xor과 and or not 2가지로 설계
더보기

이 자료와 함께 구매한 자료

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기