[asic] d_flipflop

등록일 2003.03.28 한글 (hwp) | 7페이지 | 가격 1,000원

목차

1. 문제 설명
2. 기본적인 이론
3. PROGRAM
4. 테스트 벤치(Test Bench)
5. SIMULATION 결과

본문내용

1. 문제 설명
VHDL 프로그램을 사용하여 4X1 Multiplexer에서 4개의 3Bit 입력을 받아서 2Bit SEL값에 따라 이중에서 하나의 입력값을 3Bit 출력하고, 4X1 Multiplexer의 하나의 3Bit 출력값을 D-flipflop의 3Bit 입력값으로 넣어주고 Clock과 Reset에 의해 최종적으로 3Bit 출력을 내보내는 프로그램을 구조적 모델링을 하고 테스트 벤치(Test Bench)를 하여 결과를 확인하자.

2. 기본적인 이론
플립플롭이란 기억소자로서 1비트의 정보를 저장하 수 있는 능력을 가진 2진 셀이며 클럭에 따라서 작동한다. 만약 입력이 '1'이면 d의 값에따라 q값이 결정된다.
*원하는 자료를 검색 해 보세요.
  • VHDL을 이용한 디지털시계설계 31 페이지
    1. 전체적인 디지털시계설계 소개 - VHDL 구문을 이용하여 디지털시계를 설계하는 것이며 7-Segment의 동작원리에 대해서 이해하고, VHDL을 이용한 7-Segment 제어 방법을 익힌다. - 시계회로를 설계하면서 ..
  • VHDL을 이용한 교통신호기제어 10 페이지
    1. 교통신호기 제어의 설계 1) 설계의 목표 ◇ 사거리신호를 기준으로 특정 시간을 주기로 LED가 제어되는 신호등의 구현. ◇ 점멸기능의 추가 (점멸 버튼을 누르면 황색램프와 보행자 신호가 점멸되는 기능이 추가되는 신호..
  • VHLD을 이용한 Digital Door-Lock(디지털 도어락) 0 페이지
    1. project 설명 아파트에서 사용할 수 있는 Digital Door-lock을 설계. 공동 현과 Door-lock과 Elevator, 개인 현과 Door-lock을 연계시켜서 설계. .... 2. projec..
  • vhdl 프리젠테이션 지료(영문) 33 페이지
    ***Why is High-Level Simulation Required Faster time-to-market - Reduced prototype return - Less time in the la..
  • 세븐 세그먼트 4 페이지
    - 코드분석 : port (clk,rst : in std_logic; bcd_in : in std_logic_vector (3 downto 0); seg_out : out std_lo..

이 자료와 함께 구매한 자료

      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서