[asic] asic 전가산기

등록일 2003.03.28 한글 (hwp) | 4페이지 | 가격 1,000원

목차

1. 문제 설명
2. 기본적인 이론
3. PROGRAM

본문내용

1. 문제 설명
VHDL 프로그램을 사용하여 전가산계산기를 반가산기 2개와 OR GATE를 사용하여 Behavioral Modeling 방법으로 프로그래밍을 하고 그 결과를 출력하라.

2. 기본적인 이론
2개의 비트 X,Y와 밑의 자리로부터 자리올림한 C(Carry)까지 고려하여 비트 3개를 덧셈하는 회로이다.
*원하는 자료를 검색 해 보세요.
  • [전자공학실험] ASIC 설계 전가산기 MUX 8 페이지
    ▲ 이론 반가산기는 2진수 한 자리만 계산할 수 있으므로 두 자리 이상을 계산할 때 사용 할 수 없다. 일반적인 계산에서는 여러 자리인 2진수를 덧셈하게 된다. 두 자리 이상을 덧셈할 때는 아랫자리에서 올라온 자리올림을 ..
  • [asic] vhdl을 이용한 전가산기 설계 5 페이지
    1. 실험이론 전가산기란? 전가산기는 3개의 입력비트의 합을 계산하는 조합회로이며, 3개의 입력과 2개의 출력으로 구성된다. A와 B로 표시된 두개의 입력변수는 더해 질 현재 위치의 두 비트이며, C_in으로 표시된 세..
  • VHDL을 이용한 디지털시계설계 31 페이지
    1. 전체적인 디지털시계설계 소개 - VHDL 구문을 이용하여 디지털시계를 설계하는 것이며 7-Segment의 동작원리에 대해서 이해하고, VHDL을 이용한 7-Segment 제어 방법을 익힌다. - 시계회로를 설계하면서 ..
  • VHDL을 이용한 교통신호기제어 10 페이지
    1. 교통신호기 제어의 설계 1) 설계의 목표 ◇ 사거리신호를 기준으로 특정 시간을 주기로 LED가 제어되는 신호등의 구현. ◇ 점멸기능의 추가 (점멸 버튼을 누르면 황색램프와 보행자 신호가 점멸되는 기능이 추가되는 신호..
  • VHDL을 이용한 FULL ADDER(전가산기)설계 6 페이지
    library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity full_adde..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기