[연산증폭기] 연산증폭기
- 최초 등록일
- 2003.03.19
- 최종 저작일
- 2003.03
- 3페이지/ 한컴오피스
- 가격 1,000원
소개글
[연산증폭기] 연산증폭기
목차
1.제목: 연산증폭기
2.실험목표:
3.실험내용 및 특징
4. 실험결과
본문내용
연산 증폭기(operational amplifier)란, 바이폴러 트렌지스터나 FET를 사용하여 이상적 증폭기를 실현시킬 목적으로 만든 아날로그 IC(Integrated Circuit)로서 원래 아날로그 컴퓨터에서 덧셈, 뺄셈, 곱셈, 나눗셈 등을 수행하는 기본 소자로 높은 이득을 가지는 증폭기를 말한다. 이것은 (+) 및 (-) 2개의 입력 단자를 가지며, 외부 되먹임 회로를 첨가하여 사용한다.
▣ 이상적인 OP AMP의 특성
㉠ 개회로 상태의 이득은 │Av│= ∞가 된다.
㉡ 입력 저항은 Ri = ∞가 된다.
㉢ 출력 저항은 Ro = 0이 된다.
㉣ 주파수 대역폭이 BW = ∞이다.
㉤ 오프셋(off set) 전압 및 전류가 0이다 (zero offset).
㉥ 온도에 따라 특성이 변화하지 않는다 (zero drift).
▣ 연산증폭기의 외형 및 기호
다음은 OP AMP의 기호를 나타낸 것으로서, 반전(-), 비반전(+) 2개의 입력과 하나의 출력을 가지며 OP AMP는 ±5~±15[V]의 쌍극 정전압 전원 장치(dual polarity power supply)로 전원을 공급받는다.그리고 우리가 시험할 μA741 OP AMP의 핀 접속도(pin configuration)는 아래 그림과 같다.
참고 자료
없음