[디지털 회로] <Pre-report>디지털 실험13장(Shift Register)

등록일 2003.03.16 한글 (hwp) | 6페이지 | 가격 1,500원

목차

Shift Register와 Asynchronous Counter
1. 실험목적
2. 이론
3. 회로도
4. 사용 기기 및 부품
5. 실험과정

본문내용

2. 이론
(1) Shift Register
레지스터는 일종의 데이터 기억소자이다. 이 중에서도 쉬프트 레지스터는 연속적인 클럭 명령에 따라 정보가 한 번에 한자리씩 이동하는 일종의 기억소자이다.
쉬프트 레지스터는 쌍안정 멀티바이브레이터들의 종속 접속으로 이루어지는데 그 동작은 R-S 플립 플롭의 R-S 특성, 또는 J-K 플립 플롭의 J-K 특성에 따른다. 쌍안정 소자의 출력(Q와 Q')이 다음 쌍안정의 J, K의 입력에 연결된다면 다음 단의 쌍안정 회로는 이동 명령(Shift pulse)에 의하여 전단의 쌍안정 회로가 가졌던 상태의 데이터를 가지게 된다. 이러한 이동 명령이 연속적일 때는 정보를 레지스터의 다른 곳으로 이동시킬 수 있게 된다.
쉬프트 레지스터 회로에서 정보의 이동 방향은 왼쪽과 오른쪽이 모두 가능하게 되는데 이중 왼쪽으로 이동하는 것을 shift-left register,오른쪽으로 이동하는 것을 shift-right
register라고 한다.
이 때 어떠한 데이터 비트가 한 번의 이동 명령에 따라 한 stage씩 이동한다면 N번의 이동 명령에 따라 N번 만큼의 시간이 지연되면서 N번째의 stage에 데이터가 나타난다. 따라서 쉬프트 레지스터는 지연 회로로도 이용될 수 있다. 직렬 형태의 정보는 한 번에 한 비트씩 레지스터의 한 단에 입력된다
*원하는 자료를 검색 해 보세요.
  • shift, counter register 실험보고서 7 페이지
    이번 실험에서는 shift, counter register에 관한 실험을 실시 하였다. 이 실험에서는 7495 시프트 레지스터 회로를 사용한다. 회로에 이미 앞의 실험 과제(책 과제1..
  • 디지털실험 - 16진 UP/DOWN Counter 설계 결과 레포트 5 페이지
    a)번 문제의 경우, 즉, U/D를 Q에 연결한 경우에는 일정 시간이 흐른 뒤에 down카운터로 동작을 했다. b)번 문제의 경우, 즉, U/D를 에 연결한 경우에 바로 down카운터로 동작 을 했다. 차이점은 시간에 대한..
  • VHDL을 이용한 Simple up counter설계 4 페이지
    library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity up_co..
  • [예비보고서(자료조사)] Shift register, Johnson Counter 3 페이지
    1. 실습 목표 Shift Register, Johnson Counter에 대해서 어떠한 역할을 하고 어떻게 구성되어 있는지 알아보고 어떠한 곳에서 사용될 수 있는지 알아보자. 2. 실습 내용(이론) ▶Shift R..
  • 디지털 실험 12 - 쉬프트 레지스터 결과레포트 4 페이지
    이번 실험은 shift 레지스터가 어떠한 구조를 가지고 동작하는 가를 이해한 후, 이를 이용하여 Counter를 동작시키는 과정을 실험해 봄으로써 고찰 해 보는 시간이었다. 우선 shift 레지스터의 기본적인 원리를 살..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기