[디지탈공학] Max+, Synpli, Modelsim을 이용한 VHDL 시뮬레이션

등록일 2002.12.16 압축파일 (zip) | 18페이지 | 가격 1,200원

소개글

레포트용으로 파워포인트를 이용해 만들었습니다.
그림이 있어서 자세한 내용이 될껍니다 ^^*
ALU와 Full Adder에 대한 Vhdl 코드를
Max PLUs+, Synply, Modelsim을 이용하여
Fuction Simulation과 Timing Simulation을
실행하는 순서를 파워포인트로 만들었습니다.

목차

기초실습순서및개요
기초실습-I
실습-1 : Function Simulation
ModeltechTool
실습-2 : Logic Synthesis
SynplifyTool
실습-3 : FPGA Compiler
Max+PlusII Tool
실습-4 : Timing Simulation
ModeltechTool


실습-1 : Function Simulation
ModeltechTool
실습-2 : Logic Synthesis
SynplifyTool
실습-3 : FPGA Compiler
Max+PlusII Tool
실습-4 : Timing Simulation
ModeltechTool

본문내용

Design -> Load Design를수행하면다음과같은Window가나타난다. Loading에따른Window와각블럭에대한의미분석
Design을Load 한창에서 View -> Wave를수행하여Wave Window 표시
선택된Signal 창에서 View -> Selected in Region을수행 다양한형태의Signal 선택이가능함

Simulation Engine을사용하기위하여Test Bench VHDL 표현에대한Loading을수행하기위하여다음과같은명령어를사용한다.
Design -> Load Design를수행하면다음과같은Window가나타난다. Loading에따른Window와각블럭에대한의미분석
*원하는 자료를 검색 해 보세요.
  • Counter 10 4 페이지
    모든 코딩은 ultraedit32를 이용하여 코딩하였으며, 시뮬레이션은 modelsim 6.0과 synplify 8.5를 이용하였습니다. modelsim으로 시뮬레이션 했을 때 1us까지 시뮬레이션 했습니다. 1. ..
  • PIC16C5X를 사용한 간단한 CPU 0 페이지
    1. 실험목표 VHDL을 이용하여 Input signal에 따라 output signal을 내는 Control Unit을 설계한다. 2. CU의 State 각 Q1, Q2, Q3, Q4, Q5, Q6, Q7, Q8을..
  • Vending Machine 설계 7 페이지
    ☑ VHDL source coding library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED...
  • VHDL로 구현한 해밍코드(Hamming code)의 인코더(encoder), 디코더(de.. 4 페이지
    설계과정 : 주어진 information bit에 패리티비트를 추가하는 Encoder의 설계, 인코딩 되어진 12자리 비트에 에러를 의도적으로 추가하여 시뮬레이션 했을 때 자체적으로 에러를 정정하여 원래의 비트로 되돌려주는..
  • [보고서+소스코드]아주대 디지털시스템설계 1차 프로젝트 VHDL이용한 학번설계 4 페이지
    ● 문제 7 Segment Decoder 설계를 이용하여 학번을 나타내라. ※ 주의 사항 (1) 반드시 최신의 ModelSim를 사용한다. (2) 과제관련 파일은 반드시 proj1_학번(proj1_19992030..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서