서강대학교 고급전자회로실험_2주차_예비보고서
- 최초 등록일
- 2013.04.12
- 최종 저작일
- 2012.09
- 10페이지/ 한컴오피스
- 가격 1,000원
소개글
고급전자회로실험 과목의 보고서입니다.
많은 시간을 투자하여 작성하였으며, 회로에 대한 분석이 잘 되어 있다고 자신합니다.
공부에 도움이 되길 바랍니다.
목차
1. 예비보고사항
2. Simulation
3. 참고문헌
본문내용
1. NMOS의 소신호 등가회로에 대해서 설명하고, gm과 rO 는 드레인 바이어스 전류 ID와 어떤 관계인지 유도하시오.
▲ NMOS 소신호 등가회로
위 회로는 NMOS의 소신호 등가회로이다. 게이트 전압()부터 살펴보면 만약 인 경우, 채널(channel)이 형성되어 드레인과 소스 사이에 전류()가 흐르게 된다. 또한 게이트와 바디 사이에는 산화막이 존재하여 전류가 흐르지 않으므로, 위 등가회로와 같이 게이트와 소스가 그려지게 된다. 나머지 부분을 구하기 위해 이 때의 전류를 구하면, 보통 증폭기를 사용할 때 사용하는 영역이 saturation 영역 이므로, 가 된다. 여기서 mosfet을 saturation 영역에 고정하기 위한 바이어스 전압 와 소신호 전압 를 이용하여 임을 이용하면 식은 아래와 같다.
여기서 첫 번째 term 은 이고, 세 번째 term은 small signal condition 인 에 의해서 이 될 경우, Distortion term 으로 간주하여 무시할 수 있다. 따라서 소신호 만을 위 식에서 빼내면 가 된다. 따라서 가 되고, 이는 결국 소신호의 transconductance가 되며, 위의 회로중 왼쪽 회로가 된다. 여기서 이 왼쪽 회로는 채널 변조 효과를 무시한 회로이므로, 이 효과를 적용하기 위해 등가회로를 그리면 오른쪽 회로와 같이 된다. 이러한 채널 변조 효과까지 고려하면, 으로 쓸수 있고, 출력저항 이므로 위의 공식에서 vds의 계수부분인 IDλ 의 역수가 된다. 즉, iD는 채널변조효과가 없는 경우의 전류 ID 에다가 채널변조효과에 의해 vDS에 비례하여 흐르는 전류의 합이므로 =ID+λID 가 된다. 여기서 로 주어지므로 이다. 따라서 소신호 등가회로의 경우도 채널변조효과가 없는 경우의 전류에다가 λIDvds 만큼의 전류를 더해주면 되므로 오른쪽회로와 같이 나타낼 수 있다. 이고 채널변조효과가 없는 경우의 전류 =이므로 이 된다. 1)
참고 자료
Microelectronic Circuits, Sedra, Oxford Univ. Press, 2011, 6th edition, p.355~452