[가산기] 반가산기 및 전가산기

등록일 2002.12.11 한글 (hwp) | 2페이지 | 가격 500원

목차

없음

본문내용

1. 목적
(1) 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.
(2) 설계된 회로의 기능측정

2. 이론
다음과 같은 2진수 2개를 더하는 경우에 대해 고찰해 보자.
1 1 1
1 0 1 1
+ 1 1 1 1
1 1 0 1 0

……… 자리올림수 (Carry)
……… 피가수 (Augend)
……… 가수 (Addend)
……… 합 (Sum)


최하위 비트를 더할 때 자리올림수가 없기 때문에 2개의 진수를 더해서 결과로 합과 다음 자리수로의 자리올림수를 출력으로 내면 된다. 이러한 기능을 반가산기라 한다.
그러나 상위의 자리수를 더할 때는 피가수, 가수 및 아랫자리에서 올라온 자리올림수까지 3개의 2진수를 더해서 결과로 합과 자리올림수를 출력으로 내야 한다. 이러한 기능을 전가산기라 한다.
*원하는 자료를 검색 해 보세요.
  • 반가산기 전가산기 2페이지
    - 반가산기반가산기(half adder) 회로는 2진수 덧셈에서 맨 오른쪽 자리를 계산할 때 사용할 수 있도록 만든 회로로, 그림에서 나타낸 것과 같이 2개의 비트 A와 B를 더해 합 S와 자리올림(carry) Co를 출력하는 조합회로이다. 전가산기(full adder..
  • [디지털공학] 가산기의 종류와 구조 3페이지
    ** 반가산기 ** 입력을 X와 Y, 출력을 S(합의 LSB)와 C(캐리)로 나타내면 블록다이어 그램과 진리치표는 다음 그림과 같다. (다운받으시면 그림 있습니다.)카르노 도표를 그릴 필요없이 진리치표로부터 입,출력 변수간의 관계는 다음과 같다. (다운 받으시..
  • [논리회로실험]반가산기 전가산기 8페이지
    [전 가산기] (FA : Full Adder) 전가산기는 아래와 같이 이전단에서 발생한 자리 올림수(Ci)를 포함하여 2개의 1Bit 2진수 A, B를 더하여 그의 합(S)과 자리 올림수(C0)를 출력하는 3개의 비트를 가산할 수 있는 논리연산회로이다.3. 실험방법(1..
  • 가산기, 감산기 실험 결과보고서 3페이지
    사진의 회로는 Binary를 BCD로 변환해주는 회로이다. 우리가 실험에서 구성한 회로는 비교기 1개와 가산기 1개를 사용하였다. (B3B2B1B0)에 9(1001)를 입력하고 비교기에 A>9 , A<9를 연결하여 구성하였다. A의 입력값이 9보다 클 때 가산[+3(0..
  • 가산기,감산기,회로실험 예비보고서 4페이지
    3.실험 방법(1) 실험 1. 반가산기의 실험 아래 그림과 같이 논리소자를 이용하여 회로를 구성하고, 실험결과를 표와 타이밍도에 기 록한다.① 논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V]로 설정하고, 오실로스코프 또는 멀티미터(검은색 선은 접지에 접..
  • 2비트 전가산기 결과보고서 6페이지
    실험1번의 경우 반가산기의 회로로써 A,B의 입력에 따라서 S=A· bar{B} + bar{A} ·B=A OPLUS B , C=AB 의 출력값이 나오게 된다. 위에 결과 사진을 보면 입력값 A,B모두 0V일 때 S값 C값 모두 이론에 따라 0V에 가까운 값이 나오는 것..
  • [asic] vhdl을 이용한 전가산기 설계 5페이지
    1. 실험이론전가산기란?전가산기는 3개의 입력비트의 합을 계산하는 조합회로이며, 3개의 입력과 2개의 출력으로 구성된다. A와 B로 표시된 두개의 입력변수는 더해 질 현재 위치의 두 비트이며, C_in으로 표시된 세 번째 입력변수는 바로 이전 위치로부터 올라온 캐리이다..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기