VHDL에 관하여

소개글

VHDL을 처음 배우는 공학도를 위한 VHDL 소개 및 예제를 정리하였습니다. 전자공학의 기본인 VHDL을 학습하기 전에 꼭 알아야 할 내용을 포함하였습니다.

목차

(1) 하드웨어 기술 언어 HDL
(2) 하드웨어 디자인과 프로그래밍 언어적 디자인
(3) VHDL(Very high speed integrate circuit Hardware Description Language)
(4) VHDL의 역사적 배경
(5) VHDL의 용도
(6) VHDL을 이용한 설계
(7) VHDL의 특징
(8) VHDL의 문제점
(9) VHDL의 기본구성

본문내용

HDL이전의 하드웨어 설계에서는 주로 레이아웃 편집기(layout editor)나 스키메틱 편집기(schematic editor)를 이용해 작은 블록을 설계하고 이것을 이용해 큰 블록을 설계하는 상향식 설계(bottom-up)를 했다. 하지만 설계해야 할 회로의 규모가 커지고 복잡도 가 증가 함에 따라 이러한 방법은 한계에 도달하게 되었다. 따라서 알고리즘이나 기능레벨에서 설계가 가능하도록 하는 HDL이 출현하게 되었다. HDL을 통해 회로를 설계하는 방식을 하향식(top-down)설계 방식이라 한다.

<중 략>

③ 합성(synthesis)
VHDL은 상위 수준의 하드웨어 기술 언어이기 때문에 보다 낮은 로직 레벨로 바 꾸는 과정이 필요하며 추상화된 알고리즘적 동작을 설명하는 VHDL을 게이트 혹 은 레지스터 레벨로 변환하는 작업이 필요하게 된다. 이를 합성 작업이라고 한다.
즉 작성한 코딩을 논리적으로 합성시키는 VHDL 툴은 VHDL로 프로그램된 논리 기능을 실제 게이트 회로로 변환하는 역할을 한다. 이러한 논리합성에 의해 생 성된 출력 결과물은 만들고자 하는 ASIC의 네트리스트(netlist)가 된다. 네트리스 트란 단순히 회로 부품의 접속관계를 텍스트 형태로 표현한 것을 말한다.

<중 략>

아키텍처 몸체는 하드웨어 내부와 내부 회로들의 연결·동작·구조 등을 표현한다. 그리고 이 아키텍처 내에는 하드웨어 특유의 병행문이 포함된다. 이는 하드웨어적 특징이라 할 수 있다. 즉 아키텍처 몸체 내에서 프로그래밍된 병행문은 하드웨어상의 네트리스트와 같은 의미로서 수행되기 때문에 코드 내의 위치상 선후 관계와 실행 순서와는 실제 아무런 상관이 없다. 소프트웨어 프로그래밍과의 중요한 차이점이라 하겠다. 이외에도 VHDL은 하드웨어 기술 언어임에도 불구하고 일반 언어에서와 마찬가지로 순차문을 지원하고 있다. 이러한 순차문은 프로세스문 내에서만 기술될 수 있다.

참고 자료

없음