컴퓨터구조 설계
- 최초 등록일
- 2012.12.23
- 최종 저작일
- 2016.11
- 6페이지/ 한컴오피스
- 가격 1,500원
소개글
참고만 해주시면 감사하겠습니다.
목차
없음
본문내용
1. 설계 목표
CPU와 memory를 연결한다.
2. 조건
① CPU는 16address line(A15~A0)
② RAM 5개 SIZE(2K, 1K, 4K, 512, 256)
③ ROM 5개 SIZE(4K, 2K, 1K, 128, 256)
④ FLASH 2개 SIZE(8K, 16K)
⑤ A15가 LSB
⑥ Dev#=mod(학번, 22)
3. 조건에 대한 부연 설명
① CPU는 16address line(A15~A0)
⇒ address line이 16이므로 Decoder를 2개를 사용한다.
② RAM 5개 SIZE(2K, 1K, 4K, 512, 256)
⇒ 임을 숙지한다.
③ ROM 5개 SIZE(4K, 2K, 1K, 128, 256)
⇒ 임을 숙지한다.
④ FLASH 2개 SIZE(8K, 16K)
⇒ RAM으로 간주하고, 임을 숙지한다.
⑤ A15가 LSB
⇒A15를 로 한다.
⑥ Dev#=mod(학번, 22)
학번이 200820058이므로 22를 나누면 나머지가 10이 된다.
그러므로 10+1=11이므로 11번째, 즉 ROM1이 주소 0번부터 시작한다.
다음을 고려해서 표를 작성하였다.
참고 자료
없음