[논리회로]가산기와 감산기

등록일 2002.12.05 한글 (hwp) | 15페이지 | 가격 500원

소개글

가산기(반가산기,전가산기) 감산기(반감산기,전감산기)에 대해 알아본다.

목차

1. 본문요약
2. 문제풀이

본문내용

실험 5

가산기와 감산기
1. 반가산기
반가산기(Half Adder)는 1비트의 2진수를 더하는 회로로서 A, B 2개의 입력 값인 2진수를
더하여 출력 값인 합(S)과 자리올림의 값(C)을 구하는 것으로 진리표를 <표 5-1>과 같다.
진리표로부터 각 출력에 대한 논리식을 유도할 수 있다. 합(sum)을 S,자리올림(Carry)을
C라 하면,
S=B+A=A B
C=AB
논리식으로부터 논리회로를 구성하면[그림 5-1]과 같다.
2. 전가산기
전가산기는 2자리 이상되는 2진수의 합에서 가수, 피가수 및 자리올림수 등 3개의 2진수를 더할 수 있는 장치로 FA(Full Adder)라 한다.
예로서 [그림 5-3]과 같이 A=101, B=011을 합할 경우 최하위 자리수는 가수 1, 피가수 1 두 수를 더하면 되나, 두 번째 자리수에서는 가수 0, 피가수 1, 자리올림수 1의 세 수를 더해야 한다. 세 번째 자리수도 마찬가지로, 1, 0, 1 세 수를 더할 수 있어야 한다. 이러한 수행을 하는 장치가 전가산기이다.
*원하는 자료를 검색 해 보세요.
  • 가산기와 감산기 13페이지
    <결과보고서> 실험3. 가산기와 감산기 (2) 반가산기를 이용하여 전가산기를 구성하고 그 결과를 확인하라. <반가산기를 이용하여 구성한 전가산기 회로도> 입력 출력 x y z C S 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 ..
  • [전자공학실험] EX-OR 및 가,감산기 실험 예비 레포트 9페이지
    4. Exclusive OR 및 Parity 검사기 (Exclusive OR and Parity checker) 기 본 이 론 1. Exclusive OR 표 1과 같은 진가표를 갖는 논리를 배타적 OR(Exclusive OR)이라 하고 이를 Bool대수식으로 표시하면..
  • 십진수 계산을 위한 3초과 부호 가감산기 설계 (An Excess-3 Code Adder/Subtracter Design Decimal Computation) (An Excess-3 Code Adder/Subtracter Design Decimal Computation) 7페이지
    인간 친화적인 10진 계산을 위한 3초과 십진 가?감산기 회로를 제안한다. 십진 회로를 이용한 계산 시 속도 문제는 carry lookahead (CLA) 회로를 이용하여 해결할 수 있다. 제안하는 3초과 십진수 가산기 설계에서는 CLA와 함께 보정회로 및 변환회로를 ..
  • op-amp를 이용한 가산기, 감산기 설계 7페이지
    1. 실험결과 1) 가산기 R4 Vout max[V] 1kΩ -6.309 2kΩ -7.459 3kΩ -12.162 2) 감산기 R4 Vout max[V] 1kΩ -1.940 2kΩ -3.880 3kΩ -5.827 2. 결과분석 1) 가산기 R4 Vout[V] 전압이득(..
  • [논리회로실험] 감산기 결과보고서 2페이지
    실험 5. 감산기 결과 보고서 A B b d 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 0 1.그림 5.5 회로를 구성하고, 출력전압을 표 5.3에 기입하시오. 2.그림 5.6 회로를 구성하고, 출력전압을 표 5.4에 기입하시오. A B b d 0 0 0 0..
  • 가산기,감산기 회로 실험(예비) 6페이지
    ? 실험 제목 : 가산기?감산기 회로 실험 ? 실험 일자 : 2011년 9월 20일 화요일 ? 실험 목적 - 반가산기와 전가산기의 논리와 회로를 이해한다. - 가산기와 감산기의 통합 회로를 할 수 있는 능력을 배양한다. ? 실험관련 이론 - 반가산기(HA : half ..
  • [디지털 논리회로 실험] 7장. 가산기와 감산기 결과레포트 2페이지
    논리회로실험 A반 결과 7장 가산기와 감산기 5조 이름 학번 실험일 15.04.07 제출일 15.04.14 전원전압 4.89V 실험 7.4 전가산기 회로 다음 전가산기 회로를 결선하고, 출력 S와 C _{a}을 측정하여 표를 완성하라. 입력 출력(S) 출력( C _{..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [논리회로]가산기와 감산기