[논리회로]가산기와 감산기

등록일 2002.12.05 한글 (hwp) | 15페이지 | 가격 500원

소개글

가산기(반가산기,전가산기) 감산기(반감산기,전감산기)에 대해 알아본다.

목차

1. 본문요약
2. 문제풀이

본문내용

실험 5

가산기와 감산기
1. 반가산기
반가산기(Half Adder)는 1비트의 2진수를 더하는 회로로서 A, B 2개의 입력 값인 2진수를
더하여 출력 값인 합(S)과 자리올림의 값(C)을 구하는 것으로 진리표를 <표 5-1>과 같다.
진리표로부터 각 출력에 대한 논리식을 유도할 수 있다. 합(sum)을 S,자리올림(Carry)을
C라 하면,
S=B+A=A B
C=AB
논리식으로부터 논리회로를 구성하면[그림 5-1]과 같다.
2. 전가산기
전가산기는 2자리 이상되는 2진수의 합에서 가수, 피가수 및 자리올림수 등 3개의 2진수를 더할 수 있는 장치로 FA(Full Adder)라 한다.
예로서 [그림 5-3]과 같이 A=101, B=011을 합할 경우 최하위 자리수는 가수 1, 피가수 1 두 수를 더하면 되나, 두 번째 자리수에서는 가수 0, 피가수 1, 자리올림수 1의 세 수를 더해야 한다. 세 번째 자리수도 마찬가지로, 1, 0, 1 세 수를 더할 수 있어야 한다. 이러한 수행을 하는 장치가 전가산기이다.
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서