[논리회로]Exclusive-OR게이트 및 패리티 검사기

등록일 2002.12.05 실행파일 (exe) | 11페이지 | 가격 500원

소개글

Exclusive-OR 게이트 ,Inclusive-OR(Exclusive-NOR)게이트에 대한 설명과 패리티 검사기에 대해 알아본다.

목차

1. Exclusive-OR 게이트
2. Exclusive-OR 게이트의 구성
3. 패리티 검사기
4. 예비문제
5. 사용기기 및 부품
6. 실험절차
◈ 실험절차

본문내용

1.Exclusive-OR 게이트
⑴ Exclusive-OR
Exclusive-OR(배타적 OR)는 「두 개의 입력이 같은 논리이면 출력이 LOW, 다른 논리이면 HIGH」를 나타내는 논리 게이트이다. 이는 동일 논리를 검출하는데 이용되며 가산기, 감산기의 기본 게이트가 된다. Exclusive-OR게이트의 논리식, 논리기호는 [그림 4-1]과 같으며, 진리표는 <표 4-1>과 같다.

⑵ Inclusive-OR(Exclusive-NOR)
Inclusive-OR는 Exclusive-OR의 역논리 즉, 「두 개의 입력이 같은 논리이면 출력이 HIGH, 다른 논리이면 LOW」를 나타내는 논리 게이트로 논리식, 논리 기호는 [그림 4-2]와 같으며, 진리표는 <표 4-2>와 같다.

<중 략>

3. 패리티 검사기
2진 비트(bit)의 합이 홀수이면 홀수 패리티(odd parity), 짝수이면 짝수 패리티(even parity)라고 하는데 이를 검출해 내는 것을 패리티 검사기라 한다.
예를 들어 [그림 4-6]은 A,B,C,D 4비트의 2진 정보 중 1의 개수가 짝수이면 Z=0이 되어 짝수 패리티를 나타내고, 1의 개수가 홀수이면 Z=1이 되어 홀수 패리티를 나타낸다.

[그림 4-6]도 A,B,C,D의 1의 수가 홀수이면 Z=1, 짝수이면 Z=0로 판별할 수 있고, P'단자를 접지시키고 P=0인 경우를 홀수 패리티, P=1인 경우를 짝수 패리티로 쓸 수 있다

참고 자료

논리회로실험
권오근 김태 이명희 공저
*원하는 자료를 검색 해 보세요.
  • counter 음악테스터 13 페이지
    설계목적 타이머를 이용한 회로 결선 푸시버튼 스위치의 채터링 파악 회로의 응용 방안 찾기 설계개요 푸시버튼을 이용 값 입력 받기 입력 받을 때 마다 10초씩 누적 동작 동작하는 회로는 자유 구성 * * 기존회..
  • 논리 회로 실험 과제 (4장) 6 페이지
    1. 실험목적 - 브레드 보드를 이용한 실험을 통해 ‘가산기’와 ‘감산기’의 작동원리를 이해한다. 2. 준비물 - 브레드보드, 전선, 칩 3. 실험방법 - 교재에 나온 XOR(7486), AN..
  • 논리 회로 실험 과제 (1~2장) 9 페이지
    1. 실험목적 - 브레드 보드를 이용한 실험을 통해 ‘기본 논리게이트’와 ‘불 대수와 드모르간의 정리’의 원리를 이해한다. 2. 준비물 - 브레드보드, 전선, 칩 3. 실험방법 - 교재에 나온 NOT(7404)..
  • 논리 회로 실험 과제 (‘7-세그먼트’를 이용한 실험) 3 페이지
    1. 실험목적 - 7-세그먼트를 이용한 실험을 통해 7-세그먼트의 작동원리를 이해한다. 2. 준비물 - 브레드보드, 7-세그먼트, 전선, 칩 3. 실험방법 - 교재에 나온 AND(7408), N..
  • 아주대논리회로실험 10장 예비보고서(기본구성+빵판+예상결과) 6 페이지
    D/A(Digital-to-Analog) converter의 블럭 구성도는 그림 1과 같으며 analog switch의 제어 입력이 “1”이면 reference 전압이 resistor network에 손실없이 전달되며 resi..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기