실험 2. 전류- 전압 변환 회로(예비)
- 최초 등록일
- 2012.09.09
- 최종 저작일
- 2012.03
- 7페이지/ 한컴오피스
- 가격 1,000원
소개글
2012년 1학기 전자회로실험보고서입니다. 열심히 썼습니다. ^_^
목차
1. 실험 목적
2. 실험 기기
3. 실험 방법
4. 실험에 관련된 이론
5. 실험 내용 시뮬레이션
본문내용
1. 실험 목적
전압-전류 변환기, 전류-전압 변환기, 전류 증폭기에 대해 알아본다.
2. 실험 기기
● 전원, VOM, 저항, 가변 저항, op-amp
3. 실험 방법
1) 전압-전류 변환기
(1) 회로를 구성한다.
(2) 입력 전압이 1V가 되도록 가변저항을 조정하라.
(3) 출력 전류를 읽어 표1에 그 값을 기록하라.
(4) 나머지 입력 전압에 대해서 과정을 반복하라.
2) 전류-전압 변환기
(1) 회로를 구성한다.
(2) 입력 전류가 0.1㎃가 되도록 가변저항을 조정하라.
(3) 출력 전압을 읽어 표 2-2에 그 값을 기록하라.
(4) 입력 전류를 변화시키며 과정을 반복하여라.
3) 전류 증폭기
(1) 회로를 구성한다.
(2) 입력 전류가 0.1㎃가 되도록 가변저항을 조정하라.
(3) 출력 전류를 읽어 표 2-3에 그 값을 기록하라.
(4) 입력 전류를 변화시키며 과정을 반복한다.
4. 실험에 관련된 이론
전압 증폭기
이 회로는 입력 신호가 연산 증폭기의 비반전 입력을 구동하고 반전 입력은 접지된다. 출력 전압의 일부가 전압 분배기에 의해 표본되어 반전 입력으로 귀환된다. 귀환 전압 는
(단, )
오차 전압 이므로 출력 전압 은
가 되어 귀환 증폭기 전체의 전압이득은
가 된다. 이 회로는 부귀환이므로 가 1보다 충분히 커서
가 되어 이득이 연산증폭기의 개방 루프이득보다 감소하게 됨을 알 수 있다. 이 회로의 전압이득 을 근사화 해 보자. 루프이득 는 1보다 충분히 크므로 1을 무시하면,
이 된다. 이 식에서도 알 수 있듯이 이 회로는 전압 이득이 순저항에 의존하여 안정화되므로 일명 이상적인 전압 증폭기라고 한다.
참고 자료
없음