[디지털공학] 가산기의 종류와 구조

등록일 2002.11.27 한글 (hwp) | 3페이지 | 가격 500원

목차

1. 반가산기
2. 전가산기
3. 2진 병렬가산기

본문내용

** 반가산기 **
입력을 X와 Y, 출력을 S(합의 LSB)와 C(캐리)로 나타내면 블록다이어 그램과 진리치표는 다음 그림과 같다.
(다운받으시면 그림 있습니다.)

카르노 도표를 그릴 필요없이 진리치표로부터 입,출력 변수간의 관계는 다음과 같다.
(다운 받으시면 식 있습니다.)

따라서 반 가산기는 1개의 exclusive-OR 와 1개의 AND 게이트로서 실현할 수 있다.
(다운 받으시면 회로도 있습니다.)
*원하는 자료를 검색 해 보세요.
  • 반가산기 전가산기 2 페이지
    - 반가산기 반가산기(half adder) 회로는 2진수 덧셈에서 맨 오른쪽 자리를 계산할 때 사용할 수 있도록 만든 회로로, 그림에서 나타낸 것과 같이 2개의 비트 A와 B를 더해 합 S와 자리올림(carry) Co를 ..
  • [디지털공학실험][전자공학]디지털실험공학 - 8.4비트 전가산기 5 페이지
    1. 개 요 • 4비트 전가산가의 원리를 이해한다. • 4비트 전가산가를 이용한 논리회로의 구성능력을 키운다. 2.실험결과 - 표 3.검토 - 스캔화일첨부
  • lab8 가산 감산기 회로 11 페이지
    [1]학습 목표 a)논리게이트를 이용한 반가산기, 전가산기, 반감산기, 전감산기 회로를 구성하고 이해한다. b)TTL 74LS83 4-bit 2진수 전가산기 IC의 기능을 이해하고 구동실습을 한다. ..
  • [전자공학]디지털실험공학 - 7.가산기와 감산기 4 페이지
    1.개요 2.실험결과 - 표 3.검토 - 스캔화일첨부
  • 디지털공학(논리회로) 전가산기 설계 4 페이지
    1. 분석 제작해야할 회로는 1의 보수 계산이 가능한 전가산기이다. 제한조건은, 3 to 8 Decoder, 2 to 1 MUX, MUX Selection Switch, NOT, AND, OR 게이트만 이용해야 하고 4비..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서