[디지털공학] 가산기의 종류와 구조

등록일 2002.11.27 한글 (hwp) | 3페이지 | 가격 500원

목차

1. 반가산기
2. 전가산기
3. 2진 병렬가산기

본문내용

** 반가산기 **
입력을 X와 Y, 출력을 S(합의 LSB)와 C(캐리)로 나타내면 블록다이어 그램과 진리치표는 다음 그림과 같다.
(다운받으시면 그림 있습니다.)

카르노 도표를 그릴 필요없이 진리치표로부터 입,출력 변수간의 관계는 다음과 같다.
(다운 받으시면 식 있습니다.)

따라서 반 가산기는 1개의 exclusive-OR 와 1개의 AND 게이트로서 실현할 수 있다.
(다운 받으시면 회로도 있습니다.)
*원하는 자료를 검색 해 보세요.
  • 가산기 실험결과 5페이지
    실험 결과 표 4.3 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 표 4.4 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 표 4.5 A B C S C 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 ..
  • 가산기 결과보고서06 2페이지
    실험 1> A B S C 0 0 0.728(=0) 0.656(=0) 0 1 10.075(=1) 0.765(=0) 1 0 10.077(=1) 0.769(=0) 1 1 0.018(=0) 8.574(=1) 실험 2> A B C S C_{ out } 0 0 0 0.611(=0..
  • 가산기 결과레포트 6페이지
    기초전기 및 디지털회로실험 REPORT 실험6. 가산기 결과레포트 제출일 15.11.13 분반 102분반 조 2조 이름 이은영,하찬호 학번 201211682,201211700 실험 6. 가산기 5.1 NAND게이트로 AND,OR,NOT게이트를 구성하여라. [표1 NA..
  • 가산기 8페이지
    실험2 가산기 -결과 레포트- 1. 7400계열의 NAND 게이트들을 연결하여 반가산기를 구현하고 입력에 대한 출력 전압을 측정하여 다음의 표에 작성하고, 출력 단자에 LED를 연결하여 동작을 확인하라. A(V) B(V) S(V) C _{out} (V) 0 0 0.2 ..
  • [전자회로실험] 가중 가산기와 차동 증폭기 4페이지
    가중 가산기와 차동 증폭기 1. 목적 : 연산 증폭기를 이용한 가중 가산기 회로와 차동 증폭기 회로를 실험을 통해 이해한다. 2. 이론 : 1) 가중 가산기 왼쪽의 그림은 가중 가산기 회로로 부귀환 경 로 에는 하나의 저항기 {R}_{f} 가 놓여 있지만, 연산 증 폭..
  • 가산기 9페이지
    가산기 1. 실험제목 ☞ 가산기 2. Abstract ☞ 디지털 컴퓨터들은 다양한 정보처리 작업을 집행한다. 그 때 여러 가지 계산을 만나게 되는데, 그중 가장 기본적인 것이 두 비트의 덧셈이다. 이 간단한 덧셈은 4가지 가능한 기본 연산들로 구성된다. 즉, 0+0=..
  • 가산기와 감산기 5페이지
    사전보고서 제출일 학과 전자공학과 조 학번 조원이름 성명 Ch. 6 가산기와 감산기(Adders and Subtractors) - - 1. 실험목적 - 반 가산기와 전 가산기의 원리를 이해한다. - 반 감산기와 전 감산기의 원리를 이해한다. - 가산기와 감산기의 동작..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      [디지털공학] 가산기의 종류와 구조