[vhdl] MyVHDL를 이용한 7SEGMENT

등록일 2002.11.27 한글 (hwp) | 7페이지 | 가격 700원

소개글

실험 레프트로 냈던겁니다..확실하죠..

목차

없음

본문내용

library IEEE;
use IEEE.std_logic_1164.all;

entity dec7 is
port ( bcd : in std_logic_vector(3 downto 0);
y : out std_logic_vector(6 downto 0) );
end dec7;

architecture dec_a of dec7 is
begin
process(bcd)
begin
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서