평가점수B

[vhdl] MyVHDL를 이용한 7SEGMENT

등록일 2002.11.27 한글파일한글 (hwp) | 7페이지 | 가격 700원
다운로드
장바구니관심자료
상세신규 배너

소개글

실험 레프트로 냈던겁니다..확실하죠..

목차

없음

본문내용

library IEEE;
use IEEE.std_logic_1164.all;

entity dec7 is
port ( bcd : in std_logic_vector(3 downto 0);
y : out std_logic_vector(6 downto 0) );
end dec7;

architecture dec_a of dec7 is
begin
process(bcd)
begin
  • 구매평가(3)
  • 구매문의(0)
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.

      찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

      • 한글파일 [asic] vhdl을 이용한 seven segment 설계 5페이지
        1. 실험이론 7-세그먼트는 디지털 회로에서 숫자를 표시하기 위하여 ... d b c < 7-세그먼트 > 7-세그먼트는 크게 두 가지로 나눈다 ... 수 있다. 공통 음극과 공통 양극 7-세그먼트의 내부 회로를 아래에 그려
      • 파일확장자 [VHDL] 7-세그먼트 디코더 설계 5페이지
        :/Study/디지털공학/Lab/Segment/Segment.vhd" 7 -1 ... ..FILE:Segment/db/logic_util_heursitic ... .dat ..FILE:Segment/db/prev_cmp_Segment
      • 한글파일 영문자를 나타내는 7-segment 디코더 0페이지
        VHDL로 작성한 영문자를 나타내는 7-segment 디코더입니다 ... .-- Entity: 7-segment decoder-- FILE NAME ... radix 8-- A small letter alphabet to show it on 7 segment
      • 파일확장자 Max+ 7 세그먼트 디코더 ( 7 Segment decoder) 설계 5페이지
        ..FILE:Max+2_Decoder_7Segment.hwp ... § AlterMax+2를 이용한 Decoder 및 7Segment 표시기 0 ... 2) 7 Segment 표시 Code 구현 □ Source <ud
      • 한글파일 7segment 13페이지
        ■ 문제 개요 VHDL을 이용하여 7-Segment를 나타내어라. ■ 문제분석 ... 게으름으로 원래의 목적인 vhdl7세그먼트를 나타내는것은 하지 못했다 ... 고사를 위해서하도 지난번 도서관에서 빌렸던 vhdl관련 책을 찾아 이번 7세그먼트를 겠다.
      • 한글파일 세븐 세그먼트 4페이지
        1. 실험이론 7-세그먼트는 디지털 회로에서 숫자를 표시하기 위하여 ... , g로 나눌 수 있다. 7-세그먼트는 크게 두 가지로 나눈다. 공통 ... . 공통 음극과 공통 양극 7-세그먼트의 내부 회로를 아래에 그려 놓았다
      • 한글파일 VHDL코드를 이용한 Seven Segment구현 및 simulation 5페이지
        VHDL 실습 추석 레포트 7-segement 디스플레이 <VHDL ... code> 담당교수 : 담당조교 : 전자공학과 세그먼트 표시 장치는 7 ... , 9)는 둘 이상의 다른 방법으로 표시가 가능하다. 7세그먼트 표시
      더보기
      우수 콘텐츠 서비스 품질인증 획득
      최근 본 자료더보기
      상세우측 배너
      추천도서yes24
      다음
      [vhdl] MyVHDL를 이용한 7SEGMENT