[전자회로실험] 인터페이싱회로
- 최초 등록일
- 2002.11.26
- 최종 저작일
- 2002.11
- 2페이지/ 한컴오피스
- 가격 1,000원
목차
11장 인터페이싱 회로
1. 어드레스 디코딩
1.1 입출력 어드레스 방식
1)메모리 맵드 I/O (Memory mapped I/O)
2)I/O 맵드 I/O (I/O Mapped I/O)
1.2 어드레스 디코딩 방법
2. 입출력 제어 방법
3. 병렬 입출력
3.1 8255의 구성
3.2 8255의 제어
4. 직렬 입출력
4.1 8051A의 구성
본문내용
11장 인터페이싱 회로
실험목적
11-1 74126 3상 버퍼를 사용하여 4개의 출력 신호를 전송하는 1선 버스를 설계한다.
11-2 7490과 7493 계수기의 BCD 출력을 다중 전송하는 4선 버스 시스템을 설계한다.
이론
1. 어드레스 디코딩
1.1 입출력 어드레스 방식
입출력 장치를 마이크로 프로세서로 제어하려면, 개개의 장치에 번호를 붙여, 명령에 의하여 장치번호를 지정하고, 그 장치에 대하여 입출력을 행하도록 한다. 장치를 명령의 가운데서 호출하여 사용하는 것을 입출력 어드레싱이라 부르며, 다음과 같이 크게 두 가지로 나뉘어진다.
1)메모리 맵드 I/O (Memory mapped I/O)
주로 68계열의 CPU에서 흔히 사용하는 방식으로 CPU측에서 보면 메모리에 데이터 쓰기와 읽기 형태와 같이 사용된다. 이 때문에, 사용하는 버스 신호는 모두 메모리와 공통으로 되어 있으므로, 공통버스(common bus)방식이라고도 한다.
2)I/O 맵드 I/O (I/O Mapped I/O)
이 방법은 입출력 전용명령을 사용하여 입출력 장치를 제어하는 방법이다. I/O 컨트롤버스 신호가 메모리 컨트롤 신호와 독립하여 출력되는 CPU에만 적용되며, 주로 80계열의 CPU에서 사용하는 방식이다.
1.2 어드레스 디코딩 방법
I/O로 할당된 번지 중에서 다른 장치와 충돌하지 않게 지작한
참고 자료
없음