반전증폭기
- 최초 등록일
- 2012.06.26
- 최종 저작일
- 2010.03
- 4페이지/ 한컴오피스
- 가격 1,500원
* 본 문서는 한글 2005 이상 버전에서 작성된 문서입니다.
한글 2002 이하 프로그램에서는 열어볼 수 없으니, 한글 뷰어프로그램(한글 2005 이상)을 설치하신 후 확인해주시기 바랍니다.
소개글
반전증폭기
목차
1. 실험 제목
2. 실험 목적
3. 실험 장비
4. 실험 관련 이론
5. 관찰 및 결과
6. 결론 및 고찰
본문내용
4. 실험 관련 이론
1) 연산 증폭기란?
연산 증폭기(operational amplifier)란 바이폴러 트랜지스터나 FET를 사용하여 이상적 증폭기를 실현시킬 목적으로 만든 아날로그 IC(Integrated Circuit)로서 원래 아날로그 컴퓨터에서 덧셈, 뺄셈, 곱셈, 나눗셈, 등을 수행하는 기본 소자로 높은 이득을 가지는 증폭기를 말한다. 이것은 (+) 및 (-) 2개의 입력 단자를 가지며, 외부 되먹임 회로를 첨가하여 사용한다. 연산증폭기는 두 개의 입력 단자와 한 개의 출력단자를 갖는다. 연산증폭기는 두 입력단자 전압간의 차이를 증폭하는 증폭기이기 때문에 입력 단은 차동증폭기로 되어 있다. 연산증폭기를 사용하여 사칙연산이 가능한 회로 구성을 할 수 있으므로 연산자의 의미에서 연산증폭기라고 부른다.
2) 이상적인 연산 증폭기
전자 소자의 동작 특성을 이해하기 위한 초기과정은 먼저 이상적이라고 가정하는 것이다.
물론 이상적인 것은 실제적인 것과는 항상 차이가 나기 마련이지만, 이상적인 경우의 동작 특성을 이해하는 것은 매우 중요하다. 왜냐하면 이상적 가정 하에서는 모든 것이 단순해지기 때문이다. 그리고 이상적인 동작 특성은 실제적인 전자소자가 무엇을 궁극적인 목표로 하는 가를 알려주기 때문이다.
다음 조건을 만족하는 연산 증폭기를 이상적인 연산 증폭기라고 부른다.
참고 자료
없음