[VHDL] JK플립플롭

등록일 2002.11.24 한글 (hwp) | 4페이지 | 가격 500원

목차

없음

본문내용

JK-Flip/Flop
JK 플립플롭은 클럭이 부가된 RS플립플롭에서 출력 QQ′가 입력으로 궤환(feed-back)된 구조를 갖는다. 순서회로에 가장 폭 넓게 사용되는 플립플롭이다.
◎JK=01 일 때 QQ′=01이 된다. 이때 JK=00 로 바꾸어도 출력 QQ′=01 이 되어 이전 값을 그대로 유지한다.
◎JK=10 일때는 QQ′=10 이 된다. 이때 JK=00 로 바꾸어도 QQ′=10 이 되어 이전값을 그대로 유지한다.
◎JK=11일 때는 Q(t+1)=즉 이전값이 토글(반전:toggle) 된다.
*원하는 자료를 검색 해 보세요.
  • 비동기 및 동기 입력을 포함한 J-K 플립플롭의 여러 구성에 대한 레포트 10 페이지
    실험 목표 비동기 및 동기 입력을 포함한 J-K 플립플롭의 여러 구성에 대한 테스트. 토글 모드에서 주파수 분할 특성 관찰. J-K 플립플롭의 전달 지연 측정. 사용 부품 74LS76A 2조 J-K 플립플롭 LE..
  • [실험결과보고서]D 래치 및 D 플립플롭 JK 플립플롭 5 페이지
    래치 및 D 플립-플롭 / JK 플립-플롭 실험목표 래치로 SPDT 스위치의 되튐에 의한 영향을 제거하는 방법에 대한 입증 NAND 게이트와 인버터를 이용한 게이트디 D 래치 구성 및 시험 D 플립-플롭의 테스트 및..
  • 플립플롭 9 페이지
    플립플롭 = “기억소자”로써 회로내에서 일시적인 결과를 저장하는 역할을 한다. - 플립플롭은 클럭 신호에 동기 되어 동작한다. - 순차논리회로(동기식일 경우)의 출력은 클럭신호에 의해 제어된다 클럭(clock)..
  • 플립플롭 예비보고서 9 페이지
    1.실험목적 (1)RS 플립플롭의 기본 개념을 파악하고 RS-Latch와의 차이점을 발견한다. (2)D 플립플롭의 기본 개념을 파악하고 D-Latch와의 차이점을 발견한다. (3)JK 플립플롭의 구성과 동작 특성 및 레이..
  • 플립플롭 이란 2 페이지
    플립플롭 이란? 1비트를 기억하는 논리회로이다. 전원이 공급되는 한, 상태의 변화를 위한 신호가 발생할 때까지 현재의 상태를 유지하는 논리회로이다. 레지스터를 구성하는 기본 소자로 2개의 NAND 또는 NOR 게이트를 이용..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서