[VHDL] JK플립플롭

등록일 2002.11.24 한글 (hwp) | 4페이지 | 가격 500원

목차

없음

본문내용

JK-Flip/Flop
JK 플립플롭은 클럭이 부가된 RS플립플롭에서 출력 QQ′가 입력으로 궤환(feed-back)된 구조를 갖는다. 순서회로에 가장 폭 넓게 사용되는 플립플롭이다.
◎JK=01 일 때 QQ′=01이 된다. 이때 JK=00 로 바꾸어도 출력 QQ′=01 이 되어 이전 값을 그대로 유지한다.
◎JK=10 일때는 QQ′=10 이 된다. 이때 JK=00 로 바꾸어도 QQ′=10 이 되어 이전값을 그대로 유지한다.
◎JK=11일 때는 Q(t+1)=즉 이전값이 토글(반전:toggle) 된다.
*원하는 자료를 검색 해 보세요.
  • VHDL을 이용한 JK-플립플롭의 설계 ( 소스파일 ) 0페이지
    VHDL을 이용한 클럭입력을 갖는 JK-플립플롭의 설계 입니다. 인터페이스..port( pre, cls, clk, j, k : in std_logic; q : out );실행환경Quartus ∥ Web Edition 8.0추가 사항시뮬레이션을 위한 ..
  • VHDL을 이용한 JK-플립플롭의 설계 ( 소스파일 ) 0페이지
    VHDL을 이용한 클럭입력을 갖는 JK-플립플롭의 설계 입니다. 인터페이스..port( clk, j, k : in std_logic; q : out std_logic );실행환경Quartus ∥ Web Edition 8.0추가 사항시뮬레이션을 위한 ..
  • VHDL을 이용한 다양한 플립플롭 및 카운터설계, 실습 22페이지
    VHDL 및 실습 Report SR F.F.~12진 카운터 제출일 2013년 4월 1일 최종기한 2013년 4월 1일 담당교수 최 종 성 교수님 학과 전 자 공 학 과 학번 2009144029 이름 우 경 제 1. 실습명 : 4주차 VHDL 실습 2. 실습목표 : (..
  • JK 플립플롭과 T 플립플롭 실험 결과보고서 3페이지
    <디지털 실험> 12장 JK 플립플롭과 T 플립플롭 결과 보고서 <디지털 실험> 1. 실험목적 - JK 플립플롭에 대한 다양한 구성법을 실험한다. - 토글모드에서 주파수 분주 특성을 관찰한다. 2.자료 및 관찰 < 실험 사진 > 그림 2-6 회로를 구현. 첫번째 실험에..
  • 디지털 로직 실험 JK 플립플롭 (J-K Flip-flop) 8페이지
    실험 15 J-K 플립플롭 1. 실험 목표 □ 비동기 및 동기 입력을 포함한 J-K 플립플롭의 여러 구성에 대한 테스트. □ 토글 모드에서 주파수 분할 특성 관찰. □ J-K 플립플롭의 전달 지연 측정. 2. 사용 부품 74LS76A 2조 J-K 플립플롭 LED: 적색..
  • [verilog] D,T,SR,JK 플립플롭,카운터,Johnson Counter,shift register 구현 31페이지
    ① D, SR, JK, T 플립플롭 Coding D플립플롭 -입력값이 그대로 출력값으로 나오는 특징을 지님 module D_FF(q,q_bar,clk,d); input d,clk; output q,q_bar; reg q,q_bar; always@(pos..
  • 플립플롭 7페이지
    (1) JK 플립플롭 JK 플립플롭 : RS 플립플롭을 개량하여 S와 R가 동시에 입력되더라도 현재 상태의 반대인 출력으로 바뀌어 안정된 상태를 유지할 수 있도록 한 것이다. 진리표는 표 4-3과 같고, 이 표를 사용하여 S와 R에 대한 카르노 도를 작성하면 그림 4-..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [VHDL] JK플립플롭