[VHDL] JK플립플롭

등록일 2002.11.24 한글 (hwp) | 4페이지 | 가격 500원

목차

없음

본문내용

JK-Flip/Flop
JK 플립플롭은 클럭이 부가된 RS플립플롭에서 출력 QQ′가 입력으로 궤환(feed-back)된 구조를 갖는다. 순서회로에 가장 폭 넓게 사용되는 플립플롭이다.
◎JK=01 일 때 QQ′=01이 된다. 이때 JK=00 로 바꾸어도 출력 QQ′=01 이 되어 이전 값을 그대로 유지한다.
◎JK=10 일때는 QQ′=10 이 된다. 이때 JK=00 로 바꾸어도 QQ′=10 이 되어 이전값을 그대로 유지한다.
◎JK=11일 때는 Q(t+1)=즉 이전값이 토글(반전:toggle) 된다.
*원하는 자료를 검색 해 보세요.
  • VHDL을 이용한 JK-플립플롭의 설계 ( 소스파일 ) 0페이지
    VHDL을 이용한 클럭입력을 갖는 JK-플립플롭의 설계 입니다. 인터페이스..port( pre, cls, clk, j, k : in std_logic; q : out );실행환경Quartus ∥ Web Edition 8.0추가 사항시뮬레이션을 위한 ..
  • VHDL을 이용한 JK-플립플롭의 설계 ( 소스파일 ) 0페이지
    VHDL을 이용한 클럭입력을 갖는 JK-플립플롭의 설계 입니다. 인터페이스..port( clk, j, k : in std_logic; q : out std_logic );실행환경Quartus ∥ Web Edition 8.0추가 사항시뮬레이션을 위한 ..
  • VHDL을 이용한 다양한 플립플롭 및 카운터설계, 실습 22페이지
    (1) Flip-Flop(=F.F.)플립플롭(Flip-Flop)은 동기식 쌍안정소자로서 쌍안정 멀티바이브레이터 (bistable multi vibrator) 라고도 한다. 트리거 회로라 불리는 회로의 일종이며, 두 개의 안정상태중 어느쪽이든지 한쪽을 보존시킨다. 보존한..
  • JK 플립플롭과 T 플립플롭 실험 결과보고서 3페이지
    이번 실험은 JK플립플롭에 대하여 알아보는 실험이었다. 실험 처음 프리셋과 클리어에 각5V와 0V를 입력하여 초기화 Q에 LED가 점등되는지를 관찰하여 초기화가 되었음을 알 수 있었다. 이후 PR=0을 입력 하였을 때 진리표에서도 볼 수 있듯 클럭을 포함한 모든 다른 ..
  • 디지털 로직 실험 JK 플립플롭 (J-K Flip-flop) 8페이지
    D 플립플롭은 동작 상태의 클럭 에지(edge)에서만 출력이 변하는 에지-트리거(edge-triggered) 소자이며, 단지 1을 저장하는 세트(set)와 0을 저장하는 리셋(reset)만 존재하여 여러 응용에 제한을 받는다. 또한 D 플립플롭은 클럭 펄스를 제거하지 ..
  • JK플립플롭 실험 보고서 4페이지
    1. 실험목적 - Logic IC를 이용하여 에지트리거 JK Flip-flop을 구현한다. - 에지트리거 JK Flip-flop의 동작을 이해한다. - 구현한JK Flip-flop이 오동작 할 경우 그 원인을 알아낸다.2. 실험방법- 아래 회로도를 브레드보드에 구현..
  • [verilog] D,T,SR,JK 플립플롭,카운터,Johnson Counter,shift register 구현 31페이지
    ① D, SR, JK, T 플립플롭 CodingD플립플롭 -입력값이 그대로 출력값으로 나오는 특징을 지님module D_FF(q,q_bar,clk,d); input d,clk; output q,q_bar; reg q,q_bar; ..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [VHDL] JK플립플롭