[논리회로] 플립플롭(Flip-Flop)

등록일 2002.11.24 한글 (hwp) | 6페이지 | 가격 400원

소개글

많은 참고가 되시길...

목차

1. 실험 목적

2. 이론
1. 플립플롭(flipflop)
2. 기본적인 S-R 플립플롭
3. JK 플립플롭
4. T 플립플롭
5. 주종 플립플롭 (master slave flip-flop)
6. 모서리 구동형 (edge triggered)-D 플립플롭
7. 직렬형 쉬프트 레지스터(serial shift register)

3. 예비 보고 사항

4. 참고문헌

본문내용

1. 실험 목적
(1) NAND 게이트를 사용하여 S-R 플립플롭을 만든다.
(2) JK 주종 플립플롭의 동작을 실험으로 확인한다.
(3) JK 주종 플립플롭을 사용하여 쉬프트 레지스터를 구현하고 동작을 확인한다.
2. 이론
- 플립플롭(flipflop)
플립플롭은 출력으로 1과 0의 두 가지 값을 갖는다. TTL 회로에서 1은 +5Vdc, 0은 0Vdc에 해당한다. 0과 1의 전압 값은 경우에 따라 다를 수도 있지만 중요한 점은 플립플롭의 출력은 단지 두 가지의 전압 값을 가진다는 점이다. 이렇게 0이나 1의 두 가지 안정된 상태를 갖는 회로이기 때문에 2안정(bistable) 회로라고도 하고 이진 정보의 기억, 주파수 분할, 카운터 제작 등 여러 가지 디지털 회로에서 응용되는 회로이다.
- 기본적인 S-R 플립플롭
두 개의 NAND 게이트를 이용한 간단한 S-R 플립플롭의 구조는 그림 9-1(a)와 같다. 두 개의 NAND 게이트들을 편의상 A와 B라고 하자. 입력은 R과 S이고 출력은 Q와 QQ이다. S와 R이 모두 0Vdc에 연결되었다고 하자. 이때 Q가 +5Vdc라면 NAND 게이트 B의 두 입력은 모두 +5Vdc이고 다라서 QQ는 0Vdc가 된다. QQ는 다시 NAND 게이트 A의 입력이 되고 따라서 Q는 +5Vdc로 남게 된다. (이것은 처음의 가정과 일치한다.)

참고 자료

http://user.chollian.net/~wow7/electro/basciff/basciff.htm
*원하는 자료를 검색 해 보세요.
  • [플립플롭][플립플롭회로]플립플롭(플립플롭회로) 개념, 기본적인 플립플롭(플립플롭회로), PR/CLR RS와 JK 플립플롭(플립플롭회로), 에지트리거와 T 플립플롭(플립플롭회로), D와 주종 플립플롭(플립플롭회로) 5페이지
    플립플롭(플립플롭회로)의 개념, 기본적인 플립플롭(플립플롭회로), PR/CLR RS와 JK 플립플롭(플립플롭회로), 에지트리거와 T 플립플롭(플립플롭회로), D와 주종 플립플롭(플립플롭회로) 분석 Ⅰ. 개요 Ⅱ. 플립플롭(플립플롭회로)의 개념 Ⅲ. 기본적인 플립플롭(플..
  • 플립플롭에 대하여 5페이지
    <기본 플립플롭> 두 가지 상태 중 어느 하나를 안정된 상태로 유지하는 쌍안정 멀티바이브레이터로 각 상태를 1 과 0 으로 대응시키면 1 비트를 기억한 것과 같은 형태가 된다. 그림 는 NOT 게이트를 Q 와 의 안정된 상태를..
  • [전기회로실험]쌍안정멀티바이브레이터 7페이지
    쌍안정멀티바이브레이터 2000120550 홍 석 원 1. 실험목적 ◎여러 가지 쌍안정멀티바이브레이터(FLIP-FLOP)의 특성과 동작에 대한 학습한다. 2. 준비사항 1) CRO - 1대 2) 전원(+5V , 50mA) - 1대 3) SWG(+5V출력 , 주파수 10[..
  • [논리회로] 플립플롭, F/F, latch, flip flop,D F/F,T F/F, SR F/F, JK F/F 13페이지
    <플립플롭> {1- { 목 적 - NAND 게이트를 이용한 SR 래치 설계 - 래치 2개를 사용한 플립플롭 설계 - 래치와 플립플롭의 동작특성 비교 1 래치(latch) 디지털 회로는 조합회로와 순차회로로 구분할 수 있으며, 조합회로는 단순히 현재의 입력에 의해서만 출..
  • ENCODER, LANCH & FLIP-FLOP 21페이지
    (논리회로실험) 실험 7. ENCODER, LANCH & FLIP-FLOP (예비 보고서) 학부 : 전자공학부 학번 : 200020325 이름 : 류병철 **배경이론** 1. ENCODER 인코더(encoder)는 디코더의 반대되는 기능(입력과 출력이 바뀐 기능)을 수..
  • [디지탈 공학] 래치와 플립플롭 13페이지
    ◎ 래치 (latch) 가장 기본적인 형태의 플립플롭 모든 플립플롭을 구성하는 기본적인 회로 비동기식 순차회로에 유용하게 쓰이고 2진 정보를 저장하는데 유용한 회로 NOR형 R-S latch 회로도 R-S latch 타이밍도 R-S latch 심볼 불변 세트(Q=1) ..
  • [디지털공학] 디지털공학실험-4(플립플롭) 3페이지
    예비보고서 4장 플립 플롭 플립플롭은 항상 상반되는 상태인 두가지의 출력 Q 와 Q'를 가지는 디지털 회로이다. 만약 Q가 1이면 Q'는 0이며, 이때 플립플롭은 셋(set), 온(on), 프리셋(preset) 되었다고한다. 만약 Q가 0이면 Q'는 1이 되며, 이때 ..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [논리회로] 플립플롭(Flip-Flop)