[논리회로] 플립플롭(Flip-Flop)

등록일 2002.11.24 한글 (hwp) | 6페이지 | 가격 400원

소개글

많은 참고가 되시길...

목차

1. 실험 목적

2. 이론
1. 플립플롭(flipflop)
2. 기본적인 S-R 플립플롭
3. JK 플립플롭
4. T 플립플롭
5. 주종 플립플롭 (master slave flip-flop)
6. 모서리 구동형 (edge triggered)-D 플립플롭
7. 직렬형 쉬프트 레지스터(serial shift register)

3. 예비 보고 사항

4. 참고문헌

본문내용

1. 실험 목적
(1) NAND 게이트를 사용하여 S-R 플립플롭을 만든다.
(2) JK 주종 플립플롭의 동작을 실험으로 확인한다.
(3) JK 주종 플립플롭을 사용하여 쉬프트 레지스터를 구현하고 동작을 확인한다.
2. 이론
- 플립플롭(flipflop)
플립플롭은 출력으로 1과 0의 두 가지 값을 갖는다. TTL 회로에서 1은 +5Vdc, 0은 0Vdc에 해당한다. 0과 1의 전압 값은 경우에 따라 다를 수도 있지만 중요한 점은 플립플롭의 출력은 단지 두 가지의 전압 값을 가진다는 점이다. 이렇게 0이나 1의 두 가지 안정된 상태를 갖는 회로이기 때문에 2안정(bistable) 회로라고도 하고 이진 정보의 기억, 주파수 분할, 카운터 제작 등 여러 가지 디지털 회로에서 응용되는 회로이다.
- 기본적인 S-R 플립플롭
두 개의 NAND 게이트를 이용한 간단한 S-R 플립플롭의 구조는 그림 9-1(a)와 같다. 두 개의 NAND 게이트들을 편의상 A와 B라고 하자. 입력은 R과 S이고 출력은 Q와 QQ이다. S와 R이 모두 0Vdc에 연결되었다고 하자. 이때 Q가 +5Vdc라면 NAND 게이트 B의 두 입력은 모두 +5Vdc이고 다라서 QQ는 0Vdc가 된다. QQ는 다시 NAND 게이트 A의 입력이 되고 따라서 Q는 +5Vdc로 남게 된다. (이것은 처음의 가정과 일치한다.)

참고 자료

http://user.chollian.net/~wow7/electro/basciff/basciff.htm
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서