[Flowrian] 간단한 덧셈 전용 프로세서의 Verilog 설계 및 검증

소개글

본 문서에서 설계하는 간단한 덧셈 전용 프로세서는 간단한 4개의 명령어
(Instruction) 만으로 덧셈 연산만을 수행하는 프로세서 구조 이다.
간단한 동작만을 수행하지만 구조상으로는 일반 프로세서와 같이
데이터패스와 컨트롤러 모듈로 구성된다. 본 문서에서 설계하는 프로세서는
간단하기 때문에 내부 구조 및 동작 원리를 처음 접하는 학생에게
유익한 실습 자료가 된다.

설계는 Verilog 언어를 이용하여 모델링 되었으며,
테스트벤치도 Verilog로 작성하여 시뮬레이션으로 논리동작을 검증하고
결과 파형을 분석하여 설계가 올바로 되었음을 증명한다.

(주)시스템 센트로이드의 Flowrian으로 설계되었으며
Verilog 소스를 포함하여 Flowrian 관련 모든 데이터가 제공된다.

목차

1. 간단한 덧셈 전용 프로세서의 Verilog 설계 및 검증
2. 8 비트 레지스터의 Verilog 설계 및 검증
3. 프로그램 카운터 모듈의 Verilog 설계 및 검증
4. 메모리 모듈의 Verilog 설계 및 검증
5. 데이터패스 모듈의 Verilog 설계 및 검증
6. 컨트롤러 모듈의 Verilog 설계 및 검증
7. 최상위 프로세서 모듈의 Verilog 설계 및 검증

본문내용

1. 간단한 덧셈 전용 프로세서의 Verilog 설계 밎 검증
동작 사양
- 본 문서에서 설계하는 간단한 덧셈 전용 프로세서는 간단한 4개의 명령이 (insteuction) 만으로 덧셈 연산만을 수행하는 프로세서 구조 이다. 간단한 동작만을 수행하지만 구조상으로는 일반 프로세서와 같이 데이터패스와 컨트롤러 모듈로 구성된다. 본 문서에서 설계하는 프로세서는 간단하기 때문에 내부 구조 및 동작 원리를 처음 접하는 학생에게 유익한 실습 자료가 된다.

프로세서는 기본적으로 데이터패스와 컨트롤러로 이루어진다. 데이터패스는 데이터를 저장하고, 연산을 통하여 변형하고, 다른 장소로 이동시키는 역할을 담당한다. 반면에 컨트롤러는 데이터패스가 수행해야 할 동작을 명령하는 제어신호를 발생한다. 또한 명령어와 데이터를 저장하기 위한 메모리 모듈로 구성된다.

참고 자료

없음

압축파일 내 파일목록

AddingMachine_design_20110529.zip
AddingMachine_v1_20120529.pdf