[전자회로 실험 예비리포트] 29장 선형 연산 증폭기 회로

소개글

전자회로 실험 예비리포트 입니다.

기본이론과 피스파이스 시뮬레이션 포함된 내용입니다

목차

실험에 관련된 이론
실험회로 및 시뮬레이션 결과
실험방법 및 유의사항
참고문헌

본문내용

1. 원리
-연산증폭기(operational amplifier)는 연산을 위해서 사용할 수 있는 일종의 차동증폭기이다. 저항, 커패시터, 다이오드 등 연산증폭기의 외부회로에 붙은 몇 가지 소자를 바꿈으로써 여러 가지 선형 또는 비선형 동작을 안정되게 행할 수 있다
1) 이상적인 연산증폭기
-일반적으로 연산증폭기는 두 개의 입력단자와 하나의 출력 단자를 가지며 그 이득은 상당히 커서 적어도 105 이상이 된다. 그림 1.(a)에 도시된 것이 연산증폭기의 기호이다. 연산증폭기는 기본적으로는 (+)와 (-) 입력단자에 가해지는 전압의 차이를 입력으로 하여 이에 상응하는 출력을 나타내는 일종의 차동증폭기(differential amplifier)이다.
이상적인 연산증폭기는 다음과 같은 특성을 가진다.
전압이득 A = ∞
υn = υp 일 때 υo = 0
동작 주파수대역폭 BW = ∞
입력 임피던스 Zi = ∞
출력 임피던스 Zo = 0
이와 같은 특성을 감안하여 연산증폭기의 모델을 만들면 그림 1.(b) 와 같이 된다

참고 자료

Fundamentals of microelectronics –B.razavi
전자회로실험 제10판 29장
구글검색 http://www.postech.ac.kr/class/chem441/exp1.htm