[논리회로] 비동기 회로

등록일 2002.11.07 한글 (hwp) | 5페이지 | 가격 1,000원

목차

목 적
기 본 이 론
실 험 결 과
1. My PLD를 이용하여 비동기 회로의 JEDEC 파일을 생성하시오.
2. 출력 파형을 작성하시오.
※ 고 찰
<비동기 카운터>
1. 개 요
2. 하향 카운터

본문내용

목 적
비동기 회로의 개념과 동작특성을 익히고, 설계하는 방법을 습득하여, PLD를 이용한 회로 구현과 시뮬레이션을 통한 회로의 검증을 수행한다.
기 본 이 론
플립플롭이나 이와 다른 별도의 메모리 소자가 없이 단지 게이트만으로도 비동기 회로를 구성할 수가 있다. 예를 들면, 그림 21.1의 회로에서 점선으로 그려진 박스 내에 지연소자가 있는 회로는 OR-게이트 출력에서 AND 게이트 입력으로 두 개의 궤환(feedback) 경로가 있다. 이들 궤환경로에 있는 두 상태변수 Q1과 Q2가 존재함을 유의하자. 회로의 각 게이트는 게이트와 관련된 약간의 지연 값을 갖는다. 즉, 출력은 게이트 입력이 변화된 다음 약간의 시간이 지난 후 발생된다. 해석을 하기 위해 궤환 경로와 관련된 모든 지연값을 "delay"로 표기된 단일 박스에 집어넣는 것이 편리하다. 상태변수는 각 지연소자 출력과 관계가 있다. 주어진 어떤 임의의 지연소자 입력이 0(또는1)이라면, 지연 시간이 경과된 후에 출력은 0(또는1)이 된다. 그렇게 되면 지연소자 입력은 지연소자 출력의 다음 상태를 나타내고 Q1 출력을 갖는 지연 소자가 Q1+로 표기된 입력을 갖는다.
*원하는 자료를 검색 해 보세요.
  • [Flowrian] Decade Counter (TTL 7490) 회로의 Verilog 설.. 10 페이지
    - 본 회로는 2개의 카운터 - 2진 카운터와 5진 카운터 - 를 포함하고 있어 이들의 외부 단자들을 서로 연결시켜 10진 카운터를 구현할 수 있다. 혹은 개별적으로 2진 카운터와 5진 카운터를 따로 구현하여 사용할 수도 있다..
  • 기초전자회로실험 실험결과보고서 2진카운터와 2진수 5 페이지
    1) 결과 및 고찰 실습 1. 비동기식 4비트 2진 카운터 IC에 대한 데이터시트와 논리회로도를 참고함 아래의 논리회로도로 회로를 구성 (CLR는 HIGH를 준다) Osilloscope 단자가 2개 이므로..
  • 2진수와 2진카운터 3 페이지
    이번 실험은 2진 카운터의 작동원리와 그에 대한 Timing diagram 을 확인하는 실험 이다. 디지털공학 시간에 배운 JK F/Fs 의 특성을 알고 있었기 때문에 그에 대한 결과값과 Timing diagram을 예측..
  • MUX의 회로를 NOT, NAND 게이트로 구성된 회로(결과보고서) 7 페이지
    ★비고 및 고찰★ - 실험 1은 MUX의 회로를 NOT, NAND 게이트로 구성된 회로를 구성하였는데, 회로에서 A, B 단자는 선택 단자로, 위의 진리값과 같이 선택단자의 값에 의해서 선택된 입력단자의 값이 출력단자로 출력..
  • 2진 카운터와 2진수 6 페이지
    1) 실험 목적 ① 2진 계수기 (Binary Counter)의 동작을 습득한다. ② 2진수의 표기와 계산을 학습한다. 2) 준비 사항 ① CRO - 1대 ② 전원(DC +5V, 100mA) - ..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서