실험 2. CMOS 회로의 전기적 특성
- 최초 등록일
- 2012.03.11
- 최종 저작일
- 2010.12
- 3페이지/ 한컴오피스
- 가격 2,000원
소개글
아주대 논리회로실험 예비
목차
없음
본문내용
< 예비보고서 : 실험 2. CMOS 회로의 전기적 특성 >
< 목 적 >
High-speed CMOS logic family인 74HC시리즈의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.
< 질문사항 >
(1) CMOS Inverter의 동작에 대해 설명하시오. 또한, CMOS NAND 게이트와 NOR 게이트의 회로도를 그려 보시오.
CMOS Inverter는 P-MOS와 N-MOS를 연결한 형태로 구성되어 있으며, High, Low 값이 분명하게 나타나고 noise-margin이 크며 전력의 소비도 적다는 것이 장점이만, 동작 속도가 느린 것이 단점이다.
①이 0.0V일 경우 그림(a)의 아래쪽의 n채널 트랜지스터 Q1은 가 0이기 때문에OFF가 되지만, 위쪽의 p채널 트랜지스터 Q2는 가 -5.0V이기 때문에 ON이 된다. 그러므로 Q2가 전원 단자와 출력단자 사이에 작은 저항치를 갖게 되어 출력전압이 5.0V가 된다.
②이 5.0V일 경우 그림(a)의 아래쪽의 n채널 트랜지스터 Q1은 가 5이기 때문에ON이 되지만, 위쪽의 p채널 트랜지스터 Q2는 가 0V이기 때문에 OFF가 된다. 그러므로 Q2가 전원 단자와 출력단자 사이에 작은 저항치를 갖게 되어 출력전압이 0.0V가 된다.
참고 자료
없음