• 파일시티 이벤트
  • LF몰 이벤트
  • 캠퍼스북
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

실험 2. CMOS 회로의 전기적 특성

*건*
개인인증판매자스토어
최초 등록일
2012.03.11
최종 저작일
2010.12
3페이지/한글파일 한컴오피스
가격 2,000원 할인쿠폰받기
다운로드
장바구니

소개글

아주대 논리회로실험 예비

목차

없음

본문내용

< 예비보고서 : 실험 2. CMOS 회로의 전기적 특성 >

< 목 적 >
High-speed CMOS logic family인 74HC시리즈의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.

< 질문사항 >
(1) CMOS Inverter의 동작에 대해 설명하시오. 또한, CMOS NAND 게이트와 NOR 게이트의 회로도를 그려 보시오.


CMOS Inverter는 P-MOS와 N-MOS를 연결한 형태로 구성되어 있으며, High, Low 값이 분명하게 나타나고 noise-margin이 크며 전력의 소비도 적다는 것이 장점이만, 동작 속도가 느린 것이 단점이다.

①이 0.0V일 경우 그림(a)의 아래쪽의 n채널 트랜지스터 Q1은 가 0이기 때문에OFF가 되지만, 위쪽의 p채널 트랜지스터 Q2는 가 -5.0V이기 때문에 ON이 된다. 그러므로 Q2가 전원 단자와 출력단자 사이에 작은 저항치를 갖게 되어 출력전압이 5.0V가 된다.
②이 5.0V일 경우 그림(a)의 아래쪽의 n채널 트랜지스터 Q1은 가 5이기 때문에ON이 되지만, 위쪽의 p채널 트랜지스터 Q2는 가 0V이기 때문에 OFF가 된다. 그러므로 Q2가 전원 단자와 출력단자 사이에 작은 저항치를 갖게 되어 출력전압이 0.0V가 된다.

참고 자료

없음
*건*
판매자 유형Bronze개인인증

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

찾던 자료가 아닌가요?아래 자료들 중 찾던 자료가 있는지 확인해보세요

더보기
최근 본 자료더보기
  • 프레시홍 - 전복
탑툰 이벤트
실험 2. CMOS 회로의 전기적 특성
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업