신호및시스템(RC 저역통과필터에 등가인 이산신호 저역필터의 설계)

소개글

신호및시스템, 저역통과, 이산신호, 연속신호

목차

없음

본문내용

◎ 설계과제 : RC 저역통과필터에 등가인 이산신호 저역필터의 설계

◎ 설계내용 : RC저역필터를 설계하고 이에 대한 등가의 이산시스템을 구한 후 단위계단함수를 각각 연속시간시스템과 이산시스템에 입력하였을 경우 각 출력을 비교하여 등가의 이산 시스템의 타당성을 검토한다. 이산시스템을 구성하는 방법이 여러가지가 있으므로 이 중 원하는 한가지 방법을 선택하면 된다. 설계는 일반적인 RC값을 사용하며 설계된 양시스템을 비교할 때는 RC=1의 시정수를 사용하여 비교한다. 이산시스템구성을 하기 위한 샘플링타임은 임의로 정한다. 리포트의 구성은 설계내용, 설계된 시스템 회로, 단위계단함수를 입력했을 때의 양 시스템의 출력응답신호도, 서로 등가인 것을 확인 시켜주는 실험결과와 분석, 결론, 참고도서나 자료 등이 포함되어 있어야함.

1. 설계목적
- 이산신호(아날로그)와 연속신호(디지털) 필터를 거쳐서 나온 응답에 차이를 분석한다.
- 샘플링타임을 변환시키면서 RC저역통과필터와 등가인 이산신호 저역필터를 분석한다.

참고 자료

없음