선형 연산 증폭기 회로

소개글

기초전자실험 에이플러스 레포트 입니

목차

(1) 반전 증폭기

(2) 비반전 증폭기

(3) 전압 팔로어

(4) 가산 증폭기

(5) UA741CN

본문내용

(1) 반전 증폭기

반전회로는 입력(+) 단자는 접지되어 있고 (-) 단자에 입력 신호가 가해지도록 구성한 연산회로를 일컫는다. 반전 증폭기는 입력단의 저항이 매우 높아 입력단에 흘러 들어가는 전류는 거의 없다. 따라서 노드에서 키르히호프의 전류법칙을 적용하면 에 흐르는 전류 이다.

만약 연산증폭기가 이상적인 증폭기라면, 신호전압의 형태나 주파수에 무관하게 위의 식이 성립 된다. 즉 증폭도는 단순히 두 개의 저항에 의해서만 결정된다. 전압이득 식에서 음의 부호는 신호전압 와 출력전압 간의 위상차가 180°임을 가리킨다. 즉 위상 반전되었음을 나타낸다.


(2) 비반전 증폭기

아래 그림은 비반전 증폭기이다. 출력단자와 연산증폭기의 반전 입력단자인 (-)에 저항이 연결되어 있다. 이를 부궤환 이라고 한다. 만약 출력단자가 비반전 단자인 (+)에 연결되면 이는 정궤환으로 구성되며, 그 특성은 부궤환인 경우와 다르다. 아래 그림처럼 부궤환으로 구성되면 증폭기 역할을 하지만, 정궤환으로 구성되면 증폭기 역할을 하지 못한다. 따라서 출력단자의 입력 연결시에 그 극성에 주의해야 한다.

기본적인 비반전 증폭기는 두 가지 특성을 가지고 있다. 출력신호가 입력신호와 동상이다. 그리고 입력저항이 거의 무한대에 가까울 정도로 크고, 출력저항이 아주 작다. 즉, 비반전 증폭기는 신호원에 부하효과를 미치지 않고, 또 다른 부하에 의해 영향을 받지도 않는다.

(3) 전압 팔로어

오픈 루프 이득 를 갖는 직류 차동 증폭기에서, 출력 전압을 직접 증폭기 입력 (-)단자에 피드백 접속한 것으로, 출력 전압 은 입력 (＋)단자의 전압 와 그 크기가 같고 극성도 반전되지 않는다. 이미터 팔로어와 마찬가지로 임피던스 정합용으로 사용된다.

참고 자료

전주대학교 대체의학대학 홈페이지
전자회로 - Robert L. Boylestad, Louis Nashelsky 역
ttp://www.alldatasheet.co.kr/