[디지털공학] 가산기와 감산기

등록일 2002.10.27 한글 (hwp) | 6페이지 | 가격 1,000원

목차

-전가산기
-반가산기
-전감산기
-반감산기

본문내용

-전감산기
두개의 2진수의 뺄셈은 감수의 보수를 구하여,그것을 피감수에 더함으로써 실현
이 방법에 의하면 뺄셈은 전가산기를 사용하는 덧셈이 된다
뺄셈을 실현하는 논리회로를 구성하여 뺄셈을 할 수도 있다
이 방법에서는 각 감수의 비트를 대응되는 피감수의 비트에서 빼서 차이 비트를 형성
만일 피감수 비트가 감수 비트보다 작으면, 바로 앞의 비트로 부터 1을 빌어온다
이 빌림(borrow) 이 생겼다는 사실은 계산단에서 출력
바로 다음의 높은 단으로 입력되는 2진 신호를 써서 다음 높은 단의 한싸의 비트에 전달
전감산기는 바로 앞의 낮은 단 위치의 디지트에 빌려 준 1을 고려하면서 두 비트의 뺄셈을 수행하는 조합회로
이 회로는 3개의 입력과 2개의 출력을 가진다 .A는 피감수,B는 감수,그리고 C는 앞의 자릿수로 부터의 빌림을 나타내는데 사용
출력 D와 Br는 차이와 뺄셈에서의 빌림을 표시하는데 사용되는 출력기호
전감산기의 진리표는 다음과 같다.
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서