Op amp 예비레포트
- 최초 등록일
- 2011.12.08
- 최종 저작일
- 2011.10
- 3페이지/ 한컴오피스
- 가격 1,000원
소개글
op amp 실험 하기 전 제출했던 예비레포트 입니다.
목차
없음
본문내용
연산 증폭기
연산 증폭기는 매우 큰 전압 이득, 큰 입력 임피던스 ( 보통 수 Mega-), 작은 출력 임피던스를 가진 소자이다. 기본적인 회로는 (+),(-) 2개의 입력 단자와 하나 이상의 출력 단자를 갖는 차동 증폭기를 이용하여 구성된다.
? 기본적인 연산 증폭기
(+) 입력은 입력과 위상이 같은 신호를 출력하고, (-) 입력은 입력과 위상이 반대인 신호를 출력한다.
증폭기의 종류
1. 반전 증폭기
? 반전 증폭기의 회로
반전 증폭기는 입력 신호를 (-)에 인가하게 되면 출력 전압이 입력 전압의 반전된 형태로 나오게 되는 것이다.
반전 증폭기에 등가회로를 그려서 중첩 정리를 적용 시키면 전압 이득은 다음과 같은 식으로 구할 수 있다.
연산 증폭기의 개방된 전압 이득 가 대단히 크다고 가정하면, 위의 식과 같이 회로의 전압 이득은 저항 과 의 비율에 의해서만 결정 되고, 연산 증폭기의 파라미터와는 관계 없다.
2. 비반전 증폭기
? 비반전 증폭기의 회로
비반전 증폭기는 입력 신호를 (+)에 인가하여 출력 전압이 입력 전압과 동일한 위상으로 나오게 하는 것이다.
비반전 증폭기에서 가상 접지의 개념을 적용하여 등가회로를 그리면 전압 이득에 대한 식을 구할 수 있다.
참고 자료
없음