전자회로실험10예비-J-FET의 특성

소개글

A+ 받은 보고서입니다.

목차

없음

본문내용

(1) 드레인 전류 ID에 관한 드레인-소스 사이의 전압 VDS의 영향을 결정한다.
(2) ID에 관한 게이트-소스 사이의 역 바이어스 전압 VGS의 영향을 결정한다.
(3) 임의의 값 VDS에 대한 ID-VGS의 전달 곡선을 그린다.
(4) 접합형 전계 효과 트랜지스터(Junction Field Effect Transistor)의 드레인 특성 곡선을 도시한다.
기초이론
(1) 접합형 FET의 동작(J-FET operating)
전계 효과 트랜지스터(Field Effect Transistor)라 불리는 단극성 소자에 대해 살펴본다. 이는 하나의 캐리어에 의해 동작하는 것으로 접합형 FET(JFET)와 금속-산화물 FET(MOSFET)이 있다.JFET은 드레인전류 ID가 게이트와 드레인 사이의 전압 VGS에 의해 제어된다.
여기서 채널 양단에 VDD 전원이 접속되어 있다면 N-채널에서 전자가 전원의 (+) 단자로 이동하고 드레인 쪽으로 빠져나간다. 이 때 빠져나간 전자를 보충하기 위하여 전원의 (-) 단자에서 전자들이 소스를 통하여 N-채널로 이동하게 되며, 전원이 공급되는 한 회로의 전류(전자의 이동)는 계속될 것이며, 이 전류의 제어는 VDD를 통하여 이루어진다. 드레인 전류를 효과적으로 제어하기 위하여 게이트에 바이어스를 인가하고 소스에 대하여 역 바이어스를 가해주면 된다.
그림 10-4 J-FET의 (a) N-채널, (b) P-채널 기호
(2) JFET의 드레인 특성 (JFET drain characteristics)
그림 10-5 드레인 특성 측정 회로
그림 10-5(a)는 J-FET에서 ID에 관한 드레인 사이의 전압 VDS의 영향을 설명하여 준다. 여기서
VGG가 게이트 바이어스 전원으로 VDD가 드레인 전압원으로 작용하며 전압계 M2는 VDS를 전류계 M1은 VDD가 변화될 때 ID를 각 각 측정한다. 위 회로는 VDS가 일정하게 유지될 때 ID에 관한 역 바이어스 효과
를 결정하고 N-채널 J-FET의 드레인 특성 곡선을 그리는 데 사용된다.
그림 10-6 JFET의 드레인 특성
그림 10-6(a)는 VGS=0일 때 VDS에 따른 ID의 변화 곡선을 나타낸 것으로, 그림 10-5(b)와 같이 게이트와 소스가 단락 되었을 때의 조건이다. 여기서 VDS가 0V에서 VP까지 증가할 때 이를 pinch-off 전압이라 하 고,

참고 자료

없음