카이스트 전자공학실험1 실험10-1 DC Power supply 결과보고서

소개글

카이스트 전자공학실험 1 DC Power supply 실험보고서 입니다.

목차

없음

본문내용

6) 과전류 방지 회로를 구현하고 에 걸리는 전압확인(short circuit protection원리)
그림 10-1의 op-amp의 출력 단에 연결되는 회로를 아래 그림과 같이 바꾼다.(예비보고서에서 설계하였다.) short circuit protection이라 불리는 이 회로의 동작 원리는 다음과 같다. 가 (+)일 때 부하 저항이 작을 경우 을 통해 흐르는 전류가 매우 크다. 그러면 양단의 전압강하가 매우 커지고 이는 Q2를 on시킨다. 그러면 Q1의 베이스로 흐르는 전류의 대부분이 Q2의 콜렉터로 흐르기 때문에 Q1의 베이스에는 안전한 크기의 전류가 흐르게 된다. 따라서 이러한 원리로 과전류의 피해를 줄일 수 있다. 가 (-)일 때에는 Q4가 위의 경우와 똑같이 작용하여 Q3에서의 과전류를 막는다.
실험에서는 왼쪽 그림에서 , 을 사용하였다. 양단 전압을 측정해보았더니 0.57V정도였다.(BJT가 on 되었다는 것을 의미한다.)
여기서 설계와는 다르게 를 사용하였다. 그 이유는 다음과 같다. 원래 이 회로의 목적이 이 실수로 0인 경우에 과전류를 막는 것이다. 이를 위해 , , 모두 1 정도로 해주었을 경우를 살펴보자. op-amp 출력 단에서 바라 본 부하저항은 (이라 가정했을 때) 200정도가 된다.(출력단의 전압이 양이어서 위쪽 BJT가 on 밑의 BJT가 off라고 생각할 때 +은 약 2이고 이 저항을 베이스에서 바라보면 약 200이다.) 따라서 op-amp의 출력전압인 가 조금만 커져도 op-amp의 출력전류는 포화되게 된다.(op-amp 출력 단에서 바라본 부하저항이 너무 작으므로) 따라서 출력전압 영역이 좁아지므로 원래 출력 단이 가졌던 성능하나를 잃게 된다. 인 경우에는 과전류도 막을 수 있고 op-amp의 출력전류가 포화하지도 않게 되므로 더 좋은 회로이다.

참고 자료

없음