[기초실험] BCD카운터

등록일 2002.10.17 한글 (hwp) | 5페이지 | 가격 1,000원

목차

1. 상세설계

2. 상세 설계
(1) Clock Pulse Generator
(2) BCD 카운터 설계
(3) 표시부 설계

본문내용

거의 표나 그림으로 되여 있음...
*원하는 자료를 검색 해 보세요.
  • BCD 카운터 & up and down 카운터 결과보고서(PCB 부분) 9페이지
    1. 명 제7447 BCD 디코더 & driver, 7-segment를 이용하여 BCD to 7-segment decoder를 설계하고, 2진 입력을 BCD코드로 디코드하는 과정을 눈으로 확인할 수 있도록 회로를 설계하라. 이번 회로를 설계할 때는 PADS라는 프로그램..
  • 리플카운터, 4비트 레지스터 3페이지
    1.1 목표 - BCD 카운터의 동작을 이해한 후, BCD 카운터를 스키메틱 에디터로 설계하여 로직시뮬레이션으로 검증하고, 최종적으로 FPGA에 구현하여 동작을 확인한다.2. 4 비트 레지스터의 설계2.1 목표 4비트 레지스터의 동작을 이해한 후, 4비트 레지..
  • [정보통신]카운터에 관한 보고서 9페이지
    동기식 BCD 카운터BCD카운터는 2진 코드화 10진수 0000에서 1001까지 세고 다시 0000으로 돌아와 셈을 하고 0으로 돌아가야 하므로BCD카운터에는 일정한 형식이 없다. 각 10진수를 2진 코드로 나타내는 데는 적어도 4비트가 필요하므로 BCD카운터는 10진..
  • [verilog]BCD 덧셈기와 Finite state machine을 사용하는 간단한 게임기 설계 17페이지
    ●BCD 1자리는 4비트로 구성되기 때문에 입력 값을 4비트로 받는다.●BCD 1자리와 1자리를 더해서 캐리가 발생하면 cout에 저장한다.●보정 여부를 결정하기 위해서 덧셈의 임시 저장 값(sum_temp)을 5비트로 지정하였다.●덧셈을 하여 9가 넘으면 6을 더해서..
  • BCD 카운터 & up and down 카운터 제안서 5페이지
    1. 명 제⇒ 저번 설계에서 7447 BCD 디코더 & driver, 7-segment를 이용하여 BCD to 7-segment decoder를 설계하였다. 2진 입력을 BCD코드로 디코드하는 과정을 눈으로 확인할 수 있도록 회로를 설계한 PCB기판에 ATmega128..
  • 10진 카운터 4페이지
    1. 명제 10진 카운터용 IC 7490, 7447 BCD 디코더 & driver, FND 507 7-Segment를 이용하여 10진 카운터를 설계하고, 계수결과를 눈으로 확인할 수 있도록 회로를 설계하라. 수동소자는 10 1개, 220 2개, 330 1개, 100 ..
  • [Flowrian] 덧셈 연습기 회로의 Verilog 설계 및 시뮬레이션 검증 46페이지
    본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.- 전가산기 : Dataflow 수준 Verilog 설계 및 시뮬레이션 검증- 십진수 한 자리 덧셈기 : 구조수준 Verilog 설계 및 시뮬레이션 검증- 십진수 두 자리 덧셈기..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [기초실험] BCD카운터