• 파일시티 이벤트
  • 캠퍼스북
  • LF몰 이벤트
  • 서울좀비 이벤트
  • 탑툰 이벤트
  • 닥터피엘 이벤트
  • 아이템베이 이벤트
  • 아이템매니아 이벤트

verilog, 베릴로그, 베릴로그로 짠 다중 사이클, 멀티 사이클

*준*
최초 등록일
2011.10.13
최종 저작일
2010.04
10페이지/한글파일 한컴오피스
가격 1,000원 할인쿠폰받기
다운로드
장바구니

소개글

verilog로 짠 다중 사이클 데이터패스

목차

1. Composition of Modules

2. Verilog Code ( Register files source ) - capture

3. Testbench Code (datapath_testbench.v)

4. Simulation Result & Description

본문내용

1. Composition of Modules

①전체 모듈 구성
Multi Cycle data path의 모든 logic box를 모듈화 하여 Top module인 DataPath.v에 모듈 선언으로 넣어 주었다.
②Clock을 필요로 하는 모듈

PC, Memory, Memory Data Register, Register files, A buffer, B buffer, ALUOut buffer 모듈에 clock을 넣어서 제어하였다. 클럭을 넣음으로써 각 단계별로 값을 유지할 수 있었다.

③Initial value를 넣기 위한 Register file

원래 이전 Homework에서 Register file을 구성할 때 D-flipflop으로 구성하였지만 이번 과제를 통해 첫 레지스터 값을 넣어 주기 위한 방법으로 Register file을 Array로 선언하여 memory와 같은 형태로 써서 initial value값을 넣을 수 있었다.

2. Verilog Code ( Register files source ) - capture

◎DataPath.v ( Top module )

참고 자료

없음

자료후기(3)

*준*
판매자 유형Bronze개인

주의사항

저작권 자료의 정보 및 내용의 진실성에 대하여 해피캠퍼스는 보증하지 않으며, 해당 정보 및 게시물 저작권과 기타 법적 책임은 자료 등록자에게 있습니다.
자료 및 게시물 내용의 불법적 이용, 무단 전재∙배포는 금지되어 있습니다.
저작권침해, 명예훼손 등 분쟁 요소 발견 시 고객센터의 저작권침해 신고센터를 이용해 주시기 바랍니다.
환불정책

해피캠퍼스는 구매자와 판매자 모두가 만족하는 서비스가 되도록 노력하고 있으며, 아래의 4가지 자료환불 조건을 꼭 확인해주시기 바랍니다.

파일오류 중복자료 저작권 없음 설명과 실제 내용 불일치
파일의 다운로드가 제대로 되지 않거나 파일형식에 맞는 프로그램으로 정상 작동하지 않는 경우 다른 자료와 70% 이상 내용이 일치하는 경우 (중복임을 확인할 수 있는 근거 필요함) 인터넷의 다른 사이트, 연구기관, 학교, 서적 등의 자료를 도용한 경우 자료의 설명과 실제 자료의 내용이 일치하지 않는 경우

이런 노하우도 있어요!더보기

최근 본 자료더보기
  • 프레시홍 - 전복
탑툰 이벤트
verilog, 베릴로그, 베릴로그로 짠 다중 사이클, 멀티 사이클
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업
  • 레이어 팝업