[Flowrian] FSM with Datapath 방식 최대공약수 계산기의 Verilog 설계 및 시뮬레이션 검증

소개글

최대공약수 (GCD, Greatest Common Divisor) 계산기는 0 이 아닌 두 정수의 공통되는
약수 중에서 가장 큰 수를 찾아내는 모듈이다. 최대공약수를 구현하는 하드웨어 회로는
FSMD (FSM with Datapath) 방식으로 논리회로도를 설계한다. FSMD 회로는 프로세서와 같이
회로를 크게 구분하여 컨트롤러 (FSM, Finite State Machine)와 데이터패스 (Datapath)로
구성되는 회로이다. 알고리즘을 기술한 상위수준의 C 프로그램으로부터 CDFG (Control
& Data Flow Graph) 정보로 추출하고, 이로부터 데이터패스의 구조 및 컨트롤러의 상태표를
추출하여 회로를 완성하는 단계로 진행한다.

설계는 Verilog 언어를 이용하여 모델링 되었으며,
테스트벤치도 Verilog로 작성하여 시뮬레이션으로 논리동작을 검증하고
결과 파형을 분석하여 설계가 올바로 되었음을 증명한다.

(주)시스템 센트로이드의 Flowrian으로 설계되었으며
Verilog 소스를 포함하여 Flowrian 관련 모든 데이터가 제공된다.

목차

Flowrian / Verilog

본문내용

본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.

- 2 입력 8 비트 멀티플렉서 : RT 수준 Verilog 설계 및 시뮬레이션 검증
- 8 비트 Ripple-Carry 뺄셈기 : RT 수준 Verilog 설계 및 시뮬레이션 검증
- 8 비트 비교기 : RT 수준 Verilog 설계 및 시뮬레이션 검증
- 8 비트 레지스터 : RT 수준 Verilog 설계 및 시뮬레이션 검증
- 전체 동작을 제어하는 유한상태머신 : RT 수준 Verilog 설계 및 시뮬레이션 검증
- 최대공약수 연산을 수행하는 데이터패스 : 구조수준 Verilog 설계 및 시뮬레이션 검증
- 최대공약수 연산 최상위 모듈 : 구조수준 Verilog 설계 및 시뮬레이션 검증

C 프로그램으로부터 FSMD 회로를 추출하는 단계별 설계 방법과
Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.

참고 자료

없음

압축파일 내 파일목록

GCD_FSMD_design_20111011.zip
GCD_FSMD_v1_20111011.pdf