[디지털시스템실험(Verilog)] Register 예비보고서
- 최초 등록일
- 2011.10.05
- 최종 저작일
- 2011.10
- 3페이지/ 한컴오피스
- 가격 1,500원
소개글
★ 타 레포트와 비교할 수 없는 최고 퀄리티의 레포트입니다 ★
판매자는 고려대학교 공과대학 재학생입니다.
학과 평균평점 : 4.2
디지털시스템실험 성적 : A+
▶ 제가 작성한 레포트의 특징 ◀
1. 현재 저는 디지털시스템실험 과목 뿐만 아니라 물리실험, 화학실험, 전기회로실험, 전자회로실험 등 다분야에 걸친 실험 과목 레포트를 등록해 두었으며, 검증된 퀄리티로 많은 분들이 찾아 주시고 있습니다. 모교분들은 물론이고 다른 학교 분들께도 최고의 자료가 될 것입니다.
2. 위에서 말한 실험 과목 성적은 모두 A+ 입니다. 레포트의 정석을 보여드립니다. 꼼꼼한 내용 요약과 사진 첨부, 엑셀을 이용한 그래프 및 도표 작성 등 활용할 수 있는 모든 것을 사용하여 정성을 다해 작성한 100% 자가작성 레포트입니다.
3. 판매등록 외에는 어떠한 경로로도 공유하지 않았습니다. 다른 경로의 소스 유출 위험은 거의 없다고 보시면 됩니다.
4. 실험 레포트에는 감상같은 것이 들어가면 안되는 것 알고 계시죠? 맞춤법 틀린 레포트 다운받으시고 한숨 쉬신 적 있으신가요? 이젠 그런 걱정은 No! 깔끔하게 잘 작성된 최적의 레포트를 저렴한 가격에 이용하세요.
▶ 모든 레포트는 객관적인 분류를 통해 가격을 차등 책정하여 판매하고 있습니다 ◀
- 디지털시스템실험 예비레포트 기준 -
A+등급 : 모든 Verilog 예상 소스코드 첨부, 코드 해석 및 동작 예상, 핵심 내용 요약 정리 (가격 1200원)
A등급 : 모든 Verilog 예상 소스코드 첨부, 코드 동작 예상, 핵심 내용 요약 정리 (가격 1000원)
B등급 : Verilog 소스코드 첨부가 필요하지 않을 정도로 간단한 실험이거나 코드가 짧을 경우, 핵심 내용 요약 정리 (가격 800원)
이 레포트의 등급은 ■A+등급■ 입니다.
목차
① SR Latch의 설계
② D Flip-Flop의 설계
③ Register의 설계
본문내용
① SR Latch의 설계
이번 실험에서 쓰이게 될 SR Latch는 NAND게이트로 구현해야 하며, D Flip-Flop의 구현에 사용되어야 하므로, clock 입력이 있는 Clocked SR Latch를 구현해야 한다.
이를 위해서 먼저 NAND게이트로 이루어진 S`R` Latch를 구현하도록 하겠다.
S`R` Latch의 회로도와 진리표는 다음과 같다.
위의 진리표는, NOR게이트를 사용하여 구현한 SR Latch와 정반대의 신호를 가짐을 주의하자.
위의 S`R` Latch에 2개의 NAND 게이트를 추가하면 Clocked SR Latch를 구현할 수 있다.
<중략>
③ Register의 설계
이번 실험에서 구현해야 할 General purpose register는, 32bit register 16개와 적당한 Combinational logic을 연결하여 만들어진다.
register가 32bit라는 말은 Flip-Flop을 32개 사용한다는 뜻이다. Flip-Flop을 32개 사용하는 이유는, 32bit의 데이터를 처리하기 위함이다.
각 register의 연산이 끝나면, 이를 Combinational logic의 Decoder에서 선택하여 결과값을 출력하도록 하는 것이 General purpose register의 설계 목적이다.
참고 자료
없음