[디지털시스템실험(Verilog)] Memory Top & Writeback 결과보고서

소개글

★ 타 레포트와 비교할 수 없는 최고 퀄리티의 레포트입니다 ★

판매자는 고려대학교 공과대학 재학생입니다.

학과 평균평점 : 4.2
디지털시스템실험 성적 : A+

▶ 제가 작성한 레포트의 특징 ◀
1. 현재 저는 디지털시스템실험 과목 뿐만 아니라 물리실험, 화학실험, 전기회로실험, 전자회로실험 등 다분야에 걸친 실험 과목 레포트를 등록해 두었으며, 검증된 퀄리티로 많은 분들이 찾아 주시고 있습니다. 모교분들은 물론이고 다른 학교 분들께도 최고의 자료가 될 것입니다.

2. 위에서 말한 실험 과목 성적은 모두 A+ 입니다. 레포트의 정석을 보여드립니다. 꼼꼼한 내용 요약과 사진 첨부, 엑셀을 이용한 그래프 및 도표 작성 등 활용할 수 있는 모든 것을 사용하여 정성을 다해 작성한 100% 자가작성 레포트입니다.

3. 판매등록 외에는 어떠한 경로로도 공유하지 않았습니다. 다른 경로의 소스 유출 위험은 거의 없다고 보시면 됩니다.

4. 실험 레포트에는 감상같은 것이 들어가면 안되는 것 알고 계시죠? 맞춤법 틀린 레포트 다운받으시고 한숨 쉬신 적 있으신가요? 이젠 그런 걱정은 No! 깔끔하게 잘 작성된 최적의 레포트를 저렴한 가격에 이용하세요.

▶ 모든 레포트는 객관적인 분류를 통해 가격을 차등 책정하여 판매하고 있습니다 ◀
- 디지털시스템실험 결과레포트 기준 -
A+등급 : 모든 Verilog 소스코드 첨부, 시뮬레이션 결과화면 첨부, 코드 완벽 해석 (가격 2000원)
A등급 : 모든 Verilog 소스코드 첨부, 시뮬레이션 결과화면 첨부, 코드 간략 해석 (가격 1800원)
B등급 : Verilog 소스코드 첨부가 필요하지 않을 정도로 간단한 실험이거나 코드가 짧을 경우, 실험에 대한 완벽 해석은 기본 포함 (가격 1500원)

이 레포트의 등급은 ■A+등급■ 입니다.

목차

① Memory Top의 시뮬레이션 결과

① Memory Top의 설계

② Writeback의 설계

본문내용

① Memory Top의 설계
코딩 소스는 다음과 같다.

각 input 및 output은 참고 자료에 모두 나와있으며 예비보고서에도 기재하였으므로 생략하도록 하겠다.

처음으로 나오는 2to1 MUX는 memory controller의 addr값을 결정한다. em_sel_addr가 select bit이고, 0일때는 em_alu_result의 하위 19bit, 1일때는 em_data2의 하위 19bit이 된다.

다음은 memory controller를 직접 호출한다. 각 포트리스트를 적절한 input, output 및 wire로 연결한다.

다음은 OR gate와 NAND gate로 me_dq를 구현한다. dmem_read와 dmem_write중 하나라도 1이면 wire memory_request는 1이 되고, 이를 rdy_x와 NAND gate를 통과시키면 me_dq의 값이 결정된다.

다음은 md_data, md_data2, md_hi_value를 각각 MUX를 이용하여 결정한다. me_dq값이 0일 때는 md_data는 무조건 0이고, me_dq값이 1이고 em_mem_to_reg값이 0일 때는 md_data = rdata, 1일 때는 md_data = em_alu_result가 된다. 다른 두 값도 me_dq가 select bit이다.

...

참고 자료

없음