[컴퓨터 구조] CPU-Pipeline

등록일 2002.10.11 한글 (hwp) | 7페이지 | 가격 500원

목차

1. Intel, SUN, MIPS 사에서 발표한 최근 프로세서를 각각 1개씩 선정하여 파이프라인에 관련된 실현 내용을 조사/비교/분석하라.(필히 A4 3쪽 이내)

SUN UltraSPARC
MIPS R10000
Pentium Ⅳ

2. 파이프라인에서 데이터헤저드는 forwarding으로 해결될 수 있다. 데이터헤져드가 존재하는 code에 대한 시뮬레이터 실행 결과를 보이고 forwarding의 효과를 설명하라.(필히 A4 2쪽 이내)
* code 예 : 여러분 개개인이 선정(교과서에 있는 것도 무방)
* 시뮬레이터 : "컴퓨터공학실험" 게시판의 2 "시뮬레이터 및 실험환경관련 자료"에 첨부된 MipsIt 시뮬레이터 사용

MIPS R4000

본문내용

MIPS R4000
MIPS R4000은 총 8개의 stage로 이루어져 있으며 각 스테이지는 한 PCycle 동안 실행된다. PCycle은 MasterClock의 두배의 주파수를 가진다. 즉 2 PCycle = MasterCycle.
① IF - 명령어 인출, 1단계
분기 로직은 명령어 주소를 선택하고 명령어 캐쉬의 패치가 시작된다.
② IS - 명령어 인출, 2단계
명령어 캐쉬의 패치와 물리주소 변환이 끝나는 단계이다.
③ RF - 레지스터 패치
명령어 디코드와 인터락(ex. cache miss) 조건 검사, 레지스터 파일에서 요구된 오퍼랜드 패치가 이루어지는 단계이다.
④ EX - 실행
레지스터-레지스터 명령어에 대한 산술 논리 연산 수행하거나 load/store를 위한 가상주소 계산, 또는 분기 조건을 검사하고 분기주소를 계산하는 단계이다.
⑤ DF - 데이터 패치, 1단계
load/store 명령을 위한 데이터 캐쉬 패치와 물리주소변환이 이루어지거나 분기명령어 주소를 변환하고 TLB를 업데이트, 또는 레지스터-레지스터 명령어인 경우 DF, DS, TC stage동안 NOP를 수행한다.
⑥ DS - 데이터 패치, 2단계
load/store 명령을 위한 데이터 캐쉬 패치와 물리주소변환이 끝나거나 분기명령의 경우 주소변환과 TLB 업데이트가 완전히 끝나는 단계이다.

참고 자료

http://lachesis.pe.kr/documents/pentium4/pentium4.html
The Microarchitecture of the Pentium?4 Processor
http://www.sgi.com/processors/r10k/
-> MIPS R10000 Microprocessor User Manual Version 2.0(PDF file)
http://www.mips.com/products/s2p10.html
UltraSPARC? User's Manual
*원하는 자료를 검색 해 보세요.
  • Verilog 를 이용한 CPUPipeline 구현 (컴퓨터 아키텍쳐 실습) 3페이지
    : Pipeline 1. 실험 목표 Pipelined CPU를 구현하고 ... , pipelining을 통해 CPU의 throughput을 증가시킬 수 있음을 알 수 ... -back의 5단계로 이루어진 5-stage pipelined CPU로 변형해
  • 파이프 라인에 대하여 18페이지
    이름 제출날짜 담당교수 1. 파이프라인(Pipeline)이란? 컴퓨터 ... 기다리며 쉬어야만 합니다. 파이프라인을 쓰면, 컴퓨터 구조는 프로세서가 ... 것을 말합니다. 파이프라인이 없다면 컴퓨터의 프로세서는 메모리에서 첫
  • 병렬처리 14페이지
    시간적 병렬성(temporal parallelism)을 가짐 2. 컴퓨터 ... 프로세서가 자신의 지역 메모리(local memory)를 가진 독립적인 컴퓨터 ... - 제어 장치는 외부의 호스트 컴퓨터로부터 적재되는 시스템 프로그램과 사용
  • [컴퓨터 구조] 파이프라인 3페이지
    저장한다. 3. 파이프라인 장애 ⑴구조적 장애 - 하드웨어 구조로 인한 ... instruction execution pipeline : 실제로 ... 인스트럭션의 수 1.1 파이프라인의 원리 세차장 : [1]살수(S) [2
  • [컴퓨터 구조론] cisc risc 비교 발표 75페이지
    문제점. CICS는 초창기 컴퓨터 아키텍처의 복잡하고 수직적이지 못한 ... 프레임과 초창기의 미니 컴퓨터들 역시 CISC로 분류 RISC의 출현 동기 ... 성능 비교 예 Pipelined CPU: 11-ns clock cycle
  • [컴퓨터구조] 수퍼파이프라이관수퍼스칼라 5페이지
    복잡한 하드웨어 구조를 필요로 한다. 요즘 대부분의 CPU는 수퍼 ... 레지스터에 저장한다. 4.파이프라인 장애 ⑴ 구조적 장애 하드웨어 구조로 인한 ... ●수퍼파이프라인(Superpipeline)과 수퍼스칼라
  • [컴퓨터]파이프라인 구조 31페이지
    6장 파이프라인 구조 CPU의 명령어 처리 능력 향상 기법 작업처리시간 ... 구조 (9장에서 설명) ◑ 파이프라인 구조 (본 장에서 설명) CPU ... 대의 생산에는 3시간 하루에 9대의 자동차 생산 6.1 파이프라인 구조
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      상세우측 배너
      추천도서
      [컴퓨터 구조] CPU-Pipeline