PLL
- 최초 등록일
- 2002.10.10
- 최종 저작일
- 2002.10
- 24페이지/ 한컴오피스
- 가격 3,000원
소개글
그냥 받아가세여
목차
1. PLL(Phase Locked Loop)이란?
■ Analog RF에서 PLL이 하는일
◈ RF에서 PLL이 하는 일
♠ 기준주파수 (Reference Frequency)
주파수 합성(Frequency Synthesizing)
■ PLL (Phase Lock Loop)의 역사
■ PLL 사용분야
■ PLL 구성 요소
본문내용
위상고정루프이다. 파형의 위상을 고정해주는 회로같은데.. 아마 어떤 loop를 가지고 제어하는 것이다. 위상을 고정한다라는 개념은 아날로그 RF엔지니어 입장으로 처음에 들으면 좀 어렵다. 왜냐하면 PLL로 위상을 맞추려는 용어의 근원은 디지털 클럭동기에 있기 때문이다.
디지털 클럭을 이용하는 디지털 신호전송에 있어서 들어오는 신호가 0인지 1인지 명확히 구분하려면, 적어도 1과 0을 판별해야 하는 range를 먼저 정확히 정의해야 할 것입니다. 이것은 결국 하나하나의 클럭이 시작되고 끝나는 지점을 명확히 알아야 한다는 것을 의미하겠습니다. 하지만 무선 혹은 유선상으로 신호를 보내면 신호경로에 따라 신호 delay가 생기고 당연히 위상이 변하기 때문에, 수신측에서 보기엔 어느 point를 시작과 끝점으로 0과 1을 판단해야 하는 것인지 모호하게 되어 버립니다.
클럭의 시작과 끝을 정확히 맞추어주는, 즉 동기(synchronization)시켜줄 무엇인가가 필요합니다. 그리고 이렇게 한 주기의 시작(0도)과 끝(360도)을 맞추어준다는 것은, 들어오는 신호가 어떻게 들어오던 간에 결국 특정 위상점에서 들어오는 것처럼 고정(lock)하는 것입니다. 바로 이렇게 주기적 신호의 위상을 원하는대로, 흔들리지 않는 정확한 고정점으로 잡아주기 위해 만들어진 회로가 바로 PLL인 것입니다. 디지털 신호전송과 통신에 결정적인 역할을 하는, 그래서 디지털 분야는 물론 아날로그 전자회로 시스템에서 광범위하게 사용되는 회로구성법입니다.
■ Analog RF에서 PLL이 하는일
PLL이 RF에서 할 수 있는 일이 무엇인가? 신호를 특정 위상으로 강제적으로 계속 유지되도록 해주는 PLL은, 디지털에 적합해보이지만 굳이 디지털 용으로만 쓰란 법은 없습니다.
중요한 것은, 위상을 고정한다는 개념과 주파수를 고정한다는 개념은 거의 같은 의미라는 점입니다. 원래 개념적으로 위상은 주파수를 적분한 개념입니다. 그래서 PLL은 RF에서 만큼은 주파수를 고정하는 용도로 주로 사용되게 됩니다. 주파수원(source)로 사용되는 주파수가 흔들리는 것을 잡아주기 위한 목적입니다.
참고 자료
http://www.rftestcraft.com/Active_device/oscillator/pll.htm
http://www.rfdh.com/bas_rf/begin/pll.php3