[예비]설계실습14. Limiting회로와 Clamping회로의 설계

소개글

중앙대학교 3학년 1학기 설계실습 예비레포트 입니다.

목차

없음

본문내용

1. 목적
Limiting회로와 Clamping회로를 설계하고, 구현, 측정, 평가한다.

2. 실습준비물
Analog Lab Unit(ALU) 1개
함수발생기 1개
직류전원(power supply) 1개
Oscilloscope(OSC) 1개
Diode : 1N914 또는 KDS160 1개
저항 : 100㏀, 10% 1개
5㏀, 10% 1개
Capacitor : 1㎌, 1개
3. 설계실습 계획서
3.1 (a) Cut-In 전압 아래로 파형이 나오는 Limiting Circuit을 설계하여 제출하라. (R=5㏀, , f=1kHz 사용하라.)

3.2 그림 14.1의 각각의 회로에서 3V위로 아래로 파형이 나오도록 의 값을 설계하여 제출하여라. (Cut-IN전압을 0.7V로 가정하여 설계하라.)

3.3 Clamping Circuit의 동작과 그 응용에 대해 설명하여라.
교류 전원((V)로 가정)에서 0V이하의 값이 출력될 때 다이오드가 단락되고 R에는 전류가 흐르지 않는다. 따라서 의 최대치의 직류값이 C에 충전된다. 교류 전원()에서 0V이상의 값이 출력되면 다이오드는 개방되어 전류를 통과시키지 않고 R을 따라 전류가 흐르는데 RC의 값이 크면 커패시터가 매우 천천히 방전되므로 출력파형은 에 C에 저장되었던 직류값(Vm)이 더해져서 DC+AC의 파형을 보여준다.

참고 자료

없음