3.가산기와 감산기[예비]
- 최초 등록일
- 2011.07.05
- 최종 저작일
- 2010.12
- 4페이지/ 한컴오피스
- 가격 1,000원
소개글
3.가산기와 감산기[예비]
목차
없음
본문내용
☞ 시뮬레이션 결과, 전감산기의 진리표와 일치함을 알 수 있다. 문제 (4)에서 구성한 전감산기 회로는 전가산기 회로에서 인버터 2개를 추가하여 구성된 것이기 때문에, 전가산기를 이용하여 전감산기를 구성한 위 회로와 비슷한 모습을 보이고 있다.
7. 가산기를 설계하는 방법에는 serial과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.
① 직렬가산기
가수와 피가수의 비트 쌍들이 직렬로 한 비트씩 전가산기에 전달되어 저장된 자리의 carry와 함께 덧셈이 된다. 덧셈이 수행된 후 합과 carry를 생성하고 생성된 carry는 올림수 저장기에 저장되어 다음 자리의 비트와 덧셈이 된다. 직렬가산기는 1개의 전가산기와 1개의 carry 저장기가 필요하다. 회로가 간단하지만 병렬 가산기에 비해 계산이 느린 단점이 있다.
<4-bit serial adder>
② 병렬가산기
여러 개의 자릿수로 구성된 2진수를 더하는 경우 2개의 같은 자릿수끼리 동시에 더하고 여기서 생기는 carry를 다음 전가산기에 연결하는 방식이다. 비트 수만큼 전가산기를 사용하기 때문에 회로가 복잡하나 여러 비트가 동시에 연산되기 때문에 연산속도가 빠르다.
<4-bit parallel adder>
참고 자료
없음