MOS 트랜지스터
- 최초 등록일
- 2011.06.09
- 최종 저작일
- 2010.11
- 17페이지/ 한컴오피스
- 가격 1,500원
소개글
MOS 트랜지스터에 대한 레포트 입니다.
목차
Ⅰ. 서론
Ⅱ. 본론
본문내용
Ⅰ. 서론
* MOS Transister
전기장효과 트랜지스터, 음극에 해당하는 소스(soure)와 양극에 해당하는 드레인(drain)간의 전류통로(채널)에서의 전기전도가 채널에 있는 산화막을 매개로 접촉한 제 3 전극(게이트)의 전압에 의해 제어된다. 게이트 부분은 금속(metal)-산화막(oxide)-반도체(semiconductor)의 3층으로 이루어지며, MOS는 이 세 부분의 머리 글자를 딴 것이다. 전자와 정공(hole)의 2개의 반송자(carrier)중 하나만 통해서 전류가 흐르는 단 극성 반도체로, 두 가지 모두를 반송자로 사용하는 양극성 트랜지스터에 비하여 집접도가 높고, 제조가 쉽고, 전력의 소모량이 작다. 그러나 양극성 반도체에 비해 동작 속도가 느리다. 종류로는 동작을 위해 음전압이 필요한 PMOS와 양전압이 필요한 NMOS, 그리고 PMOS 와 NMOS를 상보적으로 연결한 CMOS가 있다. 열이 많이 나는 고집적화된 MOS는 특별히 기판을 사파이어 보석을 사용하므로, SOS(silicon on sapphire) MOS 라고 부른다.(bipolar.TTL, ECL 이 있다.)
전형적인 구조는, P형 실리콘 기판의 표면 가까이에 2개의 N형 층을 만들어 이를 소스와 드레인으로 하고, 그 사이에 있는 기판 표면의 산화막 위에 전극을 만들어 게이트로 한 구조이다. 게이트에 (-)전압을 걸면 기판에 있는 양공이 한 쪽 방향으로 흘러, 산화막 바로 밑의 반도체 표면(채널)에 모이게 되어 소스와 드레인 간에 흐르는 전류가 증가한다. 반대로, 게이트에 (+)전압을 걸면 양공은 게이트보다 멀리 밀려나 전류가 감소한다. 그러나 게이트의 전압을 더욱 올리면 반도체 내의 전자가 채널에 모이게 되어 반대로 전류가 증가한다.
이와 같이 게이트 전압의 상태에 따라 채널의 전류가 변하므로 증폭작용이 일어난다.
* MOS의 구조
그림 금속 산화막 반도체 구조
금속 산화막 반도체 (MOS)의 구조는 반도체 기판위에 이산화 규소 (SiO2)로 된 공핍층과 금
참고 자료
없음