[회로이론] 곱셈기

등록일 2002.09.13 MS 파워포인트 (ppt) | 27페이지 | 가격 700원

목차

-MULTIPLIER Characteristics
-PROPERTIES OF AN ANALOG MULTIPLIER
-APPLICATION OF AN ANALOG MULTIPLIER
-VARIABLE-TRANSCONDUCTANCE MULTIPLIER
-Four-Quadrant Multipliers
-Basic architecture of linear four-quadrant transcondutance -multiplier
-Simple transconductance-multiplier intergrated circuit
-Circuit of a fully self-contained monolithic multiplier circuit
-BALANCED MODULATORS
-Equivalent Networks
-Reduandant Binary-based Booth Multipler
-Modified Booth 곱셈기
-Booth Multiplier in High Performance Microprocessors

본문내용

-Reduandant Binary-based Booth Multipler
곱셈은 덧셈과 함께 correlation, convolution, filtering, DFT(Discrete Fourier Transform) 등과 같은 디지털 신호 처리에 있어서 가장 많이 사용되는 연산이다.
현재 가장 많이 사용되는 곱셈기는 부분합 들을 만들어 내는 인코더부분은 Booth 인코더를, 부분합 들을 더하는 adder array에는 Wallace Tree를 이용하는 곱셈기이다.
2의 보수가 아닌 Redundant Binary 표현( -1, 0, 1 )을 사용하는 Booth 인코더를 제안하였고, 이를 Carry-Propagation-Free Adder를 사용하여 부분 곱 들을 더하는 새로운 곱셈기를 제안하였다.
*원하는 자료를 검색 해 보세요.
  • modelsim을 이용한 booth 알고리즘을 이용한 곱셈기 설계 7페이지
    * Booth's multiplier 코드 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_signed.all; entity modifiedbooth i..
  • LogicWorks로 구현한 Multiplier(곱셈 연산기) 8페이지
    ..FILE:최종+보고서.hwp Computer System Architecture 프로젝트 최종보고서 컴퓨터 구성 목 차 1. 프로젝트 목표 및 방향 1.1. 추진목표 1.2. 프로젝트 상세 1.2.1 Unsigned multiplier 이란? 1.2.2 이론적 배경..
  • [디지털 설계 언어] [쿼터스 / Verilog 언어] binary multiplier 2페이지
    1. binary multiplier 코드 위의 코드는 지금 5-bit binary multiplier로 사용되는 코드이지만, 사용자가 원한다면 코드에서 parameter 선언 되어있는 dp_width의 값(bit수)을 변경해준다면 n-bit 곱셈기처럼 사용할 수 있다..
  • VHDL을 이용한 고속동작 곱셈기(Booth multiplier) 설계 15페이지
    디지털회로설계 -설계과제2- 고속 동작 곱셈기 설계 디지털회로설계 3반 1. 제목 : 고속 동작 곱셈기 설계 2. 목적 고속 동작 곱셈기의 설계를 통해 곱셈 과정을 이해하고 곱셈기 구현을 위한 기법들을 익히며 설계 흐름을 숙지하며, 동작 확인 과정을 통해 시뮬레이션 ..
  • 논리회로 프로젝트 보고서 14페이지
    1 논리회로설계과제· REPORT 전자공학도의 윤리 강령 (IEEE Code of Ethics) `(출처: http://www.ieee.org) 나는 전자공학도로서, 전자공학이 전 세계 인류의 삶에 끼치는 심대한 영향을 인식하여 우리의 직업, 동료와 사회에 대한 나의..
  • verilog code - (combo kit) 10진수 2자리수 곱셈, led, 7-segment, vfd로 출력 14페이지
    kit_4multiplier_LedSegVfd ▶ kit_4multiplier_LedSegVfd의 동작 설명 multiplier 이므로 두 수를 입력받아 곱셈하고, 그 결과값을 출력으로 나타낸다. 입력은 0부터 F까지, 총 열 여섯 개의 keypad 버튼을 입력값으로..
  • baugh wooley multiplier 3페이지
    1.Full adder 코드 module fa (a,b,c, cout, sum); input a, b,c; output cout, sum; assign cout = a&b | a&c | b&c; assign sum = a^b^c; endmodule 2.and 코드 mo..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      최근 본 자료더보기
      상세우측 배너
      [회로이론] 곱셈기