[회로이론] 곱셈기

등록일 2002.09.13 MS 파워포인트 (ppt) | 27페이지 | 가격 700원

목차

-MULTIPLIER Characteristics
-PROPERTIES OF AN ANALOG MULTIPLIER
-APPLICATION OF AN ANALOG MULTIPLIER
-VARIABLE-TRANSCONDUCTANCE MULTIPLIER
-Four-Quadrant Multipliers
-Basic architecture of linear four-quadrant transcondutance -multiplier
-Simple transconductance-multiplier intergrated circuit
-Circuit of a fully self-contained monolithic multiplier circuit
-BALANCED MODULATORS
-Equivalent Networks
-Reduandant Binary-based Booth Multipler
-Modified Booth 곱셈기
-Booth Multiplier in High Performance Microprocessors

본문내용

-Reduandant Binary-based Booth Multipler
곱셈은 덧셈과 함께 correlation, convolution, filtering, DFT(Discrete Fourier Transform) 등과 같은 디지털 신호 처리에 있어서 가장 많이 사용되는 연산이다.
현재 가장 많이 사용되는 곱셈기는 부분합 들을 만들어 내는 인코더부분은 Booth 인코더를, 부분합 들을 더하는 adder array에는 Wallace Tree를 이용하는 곱셈기이다.
2의 보수가 아닌 Redundant Binary 표현( -1, 0, 1 )을 사용하는 Booth 인코더를 제안하였고, 이를 Carry-Propagation-Free Adder를 사용하여 부분 곱 들을 더하는 새로운 곱셈기를 제안하였다.
*원하는 자료를 검색 해 보세요.
  • [전자통신이론] 통신곱셈기 18 페이지
    평형 변조기의 출력신호 입력 신호 두 전압 변조신호의 이득 입력신호와 캐리어신호가 변조된 최종 출력전압 Fourier Transform 시 두 신호는 주파수대에서 전력 스펙트럼을 얻을 수 있다. FM 파의 수신에..
  • 마이크로프로세서 4비트 설계(맥스플러스) 22 페이지
    *전가산기 설계 (동작원리) 컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위한 논리 회로의 하나이다. 전가산기는 3개의 디지털 입력(비트)을 받고, 2개의 디지털 출력(비트)을 생성한다. 컴퓨터는 전가산기를 반가산기라고 하는 ..
  • 결과보고서 실험 4. 멀티플렉서와 디멀티플렉서( Multiplexer & Demultip.. 4 페이지
    < 목 적 > 멀티플렉서(Multiplexer)와 디멀티플렉서(Demultiplexer)의 원리를 이해하고 실험을 통해 동작을 확인한다. < 실험 과정 및 결과 > 실험 1. 멀티플렉서 (1) Enable ..
  • AM 진폭변조기 설계-아날로그 통신 24 페이지
    1.AM변복조기 이론 진폭 변조의 원리 AM은 변조될 신호 즉, 정보 신호의 진폭에 따라서 반송파의 진폭을 변화시키는 방식 양측파대 방식(DSB : Double Side Band )이라고도 한다. 진폭 변조된 파..
  • 실험 4. 멀티플렉서와 디멀티플렉서( Multiplexer & Demultiplexer) 3 페이지
    < 예비보고서 : 실험 4. 멀티플렉서와 디멀티플렉서( Multiplexer & Demultiplexer) > < 목 적 > 멀티플렉서(Multiplexer)와 디멀티플렉서(Demultiplexer)의 원리를 ..
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기