[회로이론] 곱셈기

등록일 2002.09.13 MS 파워포인트 (ppt) | 27페이지 | 가격 700원

목차

-MULTIPLIER Characteristics
-PROPERTIES OF AN ANALOG MULTIPLIER
-APPLICATION OF AN ANALOG MULTIPLIER
-VARIABLE-TRANSCONDUCTANCE MULTIPLIER
-Four-Quadrant Multipliers
-Basic architecture of linear four-quadrant transcondutance -multiplier
-Simple transconductance-multiplier intergrated circuit
-Circuit of a fully self-contained monolithic multiplier circuit
-BALANCED MODULATORS
-Equivalent Networks
-Reduandant Binary-based Booth Multipler
-Modified Booth 곱셈기
-Booth Multiplier in High Performance Microprocessors

본문내용

-Reduandant Binary-based Booth Multipler
곱셈은 덧셈과 함께 correlation, convolution, filtering, DFT(Discrete Fourier Transform) 등과 같은 디지털 신호 처리에 있어서 가장 많이 사용되는 연산이다.
현재 가장 많이 사용되는 곱셈기는 부분합 들을 만들어 내는 인코더부분은 Booth 인코더를, 부분합 들을 더하는 adder array에는 Wallace Tree를 이용하는 곱셈기이다.
2의 보수가 아닌 Redundant Binary 표현( -1, 0, 1 )을 사용하는 Booth 인코더를 제안하였고, 이를 Carry-Propagation-Free Adder를 사용하여 부분 곱 들을 더하는 새로운 곱셈기를 제안하였다.
*원하는 자료를 검색 해 보세요.
  • modelsim을 이용한 booth 알고리즘을 이용한 곱셈기 설계 7페이지
    * Booth`s multiplier 코드library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_signed.all;entity modifiedbooth isport..
  • [디지털 설계 언어] [쿼터스 / Verilog 언어] binary multiplier 2페이지
    1. binary multiplier ❍ 코드 ➪ 위의 코드는 지금 5-bit binary multiplier로 사용되는 코드이지만, 사용자가 원한다면 코드에서 parameter 선언 되어있는 dp_width의 값(bit수)을 변경해준다면 n-bit 곱셈기처럼 사용할 ..
  • LogicWorks로 구현한 Multiplier(곱셈 연산기) 0페이지
    ▪ 4비트의 unsigned multiplier를 control block을 통해 설계 및 구현 한다.▪ 컴퓨터의 두 개의 Building block을 Data path 와 Control path로 구성하고기본적인 원리를 이해하고 설계할 수 있는 능력을 갖춘다.▪ 2개..
  • VHDL을 이용한 고속동작 곱셈기(Booth multiplier) 설계 15페이지
    - 곱셈 과정에 대한 이해 8bit의 두 input A와 B는 각각 multiplicand, multiplier을 의미한다. Booth`s algorithm에 의해 multiplier인 B는 마지막에 ‘0’을 붙여서 9bit으로 확장된 후, overlapping되도..
  • 논리회로 프로젝트 보고서 14페이지
    1. 문제 설명 (설계 과제) : 4bit의 2`s complement binary 입력 2개를 받아 8-bit의 2`s complement binary 로 출력하는 곱셈기를 설계하시오. Input : 4bit*2 Output : 8bit 2. 설계목적 4bit*4bi..
  • verilog code - (combo kit) 10진수 2자리수 곱셈, led, 7-segment, vfd로 출력 14페이지
    ▶ kit_4multiplier_LedSegVfd의 동작 설명multiplier 이므로 두 수를 입력받아 곱셈하고, 그 결과값을 출력으로 나타낸다.입력은 0부터 F까지, 총 열 여섯 개의 keypad 버튼을 입력값으로 한다.그러므로 제일 작은 결과값은 0×0 = 0이고..
  • baugh wooley multiplier 3페이지
    1.Full adder 코드module fa (a,b,c, cout, sum); input a, b,c; output cout, sum; assign cout = a&b | a&c | b&c; assign sum = a^b^c; end..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      [회로이론] 곱셈기