[디지털공학] 디지털공학실험-1

등록일 2002.09.08 한글 (hwp) | 6페이지 | 가격 1,000원

소개글

2002년판 사이텍 미디어사 디지털공학실험 예비보고서입니다.
한글2002이상으로 보셔야 표에서 깨짐이 발생하지 않습니다.

목차

(1) 부록에 있는 7400, 7402, 7404, 7408, 7432, 7486의 데이터 표를 보고 다음 물음에 답하여라.
(2) 진리표 또는 드모르간 법칙을 이용하여 다음 식들이 성립함을 보여라.
(3) 3 입력 AND 게이트 또는 OR 게이트를 2 입력의 회로로 사용하는 경우 나머지 한개의 입력은 어떻게 연결해야 하는가 설명하라.
(4) 4입력 AND 게이트와 OR 게이트DP 대한 진리표를 작성하고 이를 카노 도표로 도시하라.
(5) NOT 게이트를 구현하는 트랜지스터 회로를 도시하고 그 동작을 설명하라. 그리고 그 전파 지연 특성을 조사하라.
(6) 그림 10(a) 패리티 확인회로의 동작 원리를 설명하라.
(7) 이진 부호를 그레이 부호로 변환시키는 일반적인 원리를 설명하고, 그림 10(b)회로가 성립함을 보여라.

본문내용

CMOS 소자 중 가장 간단히 구현할 수 있는 소자는 NOT 게이트로서 p-채널 FET와 n-채널 FET로 구성된다 이 두개의 FET의 게이트 입력은 같은 단의 입력 핀에 물려 있고, 두 FET의 동작 특성이 반대이므로 한 개의 FET 만이 켜지고(on), 나머지 한 개는 꺼지게(off)된다. 우선 NOT 게이트의 입력이 낮은 준위면 두개의 FET게이트 입력 전압이 모두 낮아지게 된다. 이때, p-채널 FET의 소스에 대한 게이트의 전압차가 -VDD가 되어 p-채널은 켜지게 되며, n-채널 FET의 경우에는 소스에 대한 게이트의 전압차가 없으므로 꺼져 출력이 VDD가 된다. 마찬가지로 NOT 게이트의 입력이 높은 준위가 되며, p-채널 FET가 꺼지고, n-채널 FET가 켜져 출력이 낮은 준위(훙)RK 되므로 이 소자가 NOT 게이트로 동작하게 된다.
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서