서강대학교 전자공학과 4학기(2학년 2학기)의 디지털논리회로실험 레포트입니다
- 최초 등록일
- 2011.03.27
- 최종 저작일
- 2010.10
- 9페이지/ 압축파일
- 가격 2,000원
소개글
서강대학교 전자공학과에서
2학년 2학기에 수행하는 디지털 논리 회로 실험의 레포트입니다
목차
Lab 2. Digital Logic Gates
Lab 3. Decoders and Encoders
Lab 4. Multiplexers, Exclusive-OR, and Three-state devices
Lab 5. 비교, 가산(adder) 및 연산(ALU) 회로
Lab 6. Flips-flops and reigisters
Lab 7. Counters와 state machine 설계
Lab 8. Shift registers
Lab 9. 메모리 소자 ROM RAM
Lab 10. DAC와 ADC
본문내용
1. 제목
Lab 2. Digital Logic Gates
2. 실험 목적
(1) TTL 및 CMOS logic gates의 동작 원리를 확인한다. Logic level과 noise margins, 그리고 fanout에 대해 이해한다.
(2) Gates를 이용하여 구현된 임의의 논리 함수가 최소화 될 수 있음을 확인한다.
(3) Wired OR logic의 특성과 활용 방법을 익힌다.
(4) FPGA를 이용해 간단한 논리 회로를 구현하고 동작을 확인한다.
1. 제목
Lab 3. Decoders and Encoders
2. 실험 목적
(1) 일반적인 binary decoder의 동작 원리를 이해한다.
(2) 7-segment decoder의 동작 원리를 이해한다.
(3) Encoder의 동작 원리를 이해한다.
(4) 표시장치(display devices)의 동작원리를 이해한다.
<중 략>
5. 토의
1학기 때 이론으로 배운 gate 와 소자들에 대해 직접 실험을 해보았다. 디지털 오실로스코프의 사용이 서툴러 실험 시간을 많이 지연시키기도 하였고, 이론적인 지식이 별로 없는 상태에서 실험을 하여 여러모로 아쉬운 실험이었다.
이번 실험을 통해 TTL 소자와 CMOS 소자를 이용해 회로를 구현하고 컴퓨터 프로그램을 이용하는 기본적인 방법을 알 수 있었다. 첫 디지털 실험이었기 때문에 실험 기구에 대한 이해라든지 한 학기 동안 실시할 실험을 준비하는 단계로서 오늘 실험은 매우 중요했다고 생각된다. 기본적인 디지털 회로 이론을 복습할 수 있었고 실제적인 회로 구현을 통해 그 이해도도 더 높일 수 있었다고 느꼈다.
참고 자료
Fundamentals of Digital Logic with VHDL Design
압축파일 내 파일목록
Lab 10. DAC와 ADC.hwp
Lab 2. Digital Logic Gates.hwp
Lab 3. Decoders and Encoders.hwp
Lab 4. Multiplexers, Exclusive-OR, and Three-state devices.hwp
Lab 5. 비교, 가산(adder) 및 연산(ALU) 회로.hwp
Lab 6. Flips-flops and reigisters.hwp
Lab 7. Counters와 state machine 설계.hwp
Lab 8. Shift registers.hwp
Lab 9. 메모리 소자 ROM RAM.hwp