[디지탈 시스템]vhdl 디지탈시계

등록일 2002.07.03 MS 파워포인트 (ppt) | 22페이지 | 가격 900원

소개글

디지탈시계 소스에요

목차

디지탈시계 소스입니다.

본문내용

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;

entity MODE_GEN is
        port (CLK : in std_logic;
                 SW1 : in std_logic;
                 SW2 : in std_logic;
                 SET : in std_logic;
                 MODE1 : out std_logic_vector (1 downto 0);
                 MODE2 : out std_logic_vector (1 downto 0);
                 INCREASE : out std_logic);
end MODE_GEN;
*원하는 자료를 검색 해 보세요.
  • VHDL을 이용한 디지털시계설계 31페이지
    1. 전체적인 디지털시계설계 소개 - VHDL 구문을 이용하여 디지털시계를 설계하는 것이며 7-Segment의 동작원리에 대해서 이해하고, VHDL을 이용한 7-Segment 제어 방법을 익힌다. - 시계회로를 설계하면서 ..
  • vhdl 시계 7페이지
  • [디지탈회로] 디지탈프로젝트-디지탈시계 4페이지
    ◈ 프로젝트개요. - 동기식 카운터를 이용하여 디지털 시계회로를 설계한다. ◈ 디지털시계의 구성 디지털 시계는 카운터를 이용해 설계할 수 있는 순차회로의 하나이다. 디지털 시계를 설계하기 위해서 기본적으로 필요..
  • 쿼터스 VHDL을 이용한 디지털 시계 설계 결과 37페이지
    1. 시계의 기능  watch  Stop watch 기능  alarm 기능 2. 시계의 작동원리  동기식 카운터와 6진과 10진 12진 카운터를 이용  시 / 분 / 초의 앞부분은 6진, 뒷부분은 10..
  • VHDL을 이용한 디지털 시계 구현 4페이지
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [디지탈 시스템]vhdl 디지탈시계