[디지탈 시스템]vhdl 디지탈시계

등록일 2002.07.03 MS 파워포인트 (ppt) | 22페이지 | 가격 900원

소개글

디지탈시계 소스에요

목차

디지탈시계 소스입니다.

본문내용

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;

entity MODE_GEN is
        port (CLK : in std_logic;
                 SW1 : in std_logic;
                 SW2 : in std_logic;
                 SET : in std_logic;
                 MODE1 : out std_logic_vector (1 downto 0);
                 MODE2 : out std_logic_vector (1 downto 0);
                 INCREASE : out std_logic);
end MODE_GEN;
*원하는 자료를 검색 해 보세요.
  • VHDL 디지털 시계 21페이지
    1)디지털시계 ●목적 · MODE SWITCH의 동작에 대하여 공부한다 ... - ●설명 기본적인 디지털 시계를 설계하고 이를 이용한 시간 조정이 ... 3000 실습 키트를 가지고 디지털시계의 동작을 확인하도록 한다. 이
  • VHDL을 이용한 디지털시계설계 31페이지
    -7. 애노드 공통형 & 캐소드 공통형 3. VHDL을 이용한 디지털시계 ... - VHDL 구문을 이용하여 디지털시계를 설계하는 것이며 7-Segment의 ... ) 디지털시계를 7-Segment로 표시하기 위한 코드 1) VHDL CODE
  • [디지털시계]VHDL을 이용한 디지털 시계 12페이지
    **디지털 시계와 stopwatch 소스 ** <디지털 시계 회로의 최 ... Behavioral; <디지털시계 회로의 일반화된 계수기> library ... ; end Behavioral; <디지털시계회로의 1의 자리와 10의 자리
  • VHDL을 이용한 디지털시계 26페이지
    레포트 표지 1. 제목 디지털 시계 구현 2. 목적 지금까지 배운 ... ) 시간 및 타이머 수정과 설정 기능 4. 설계 절차 ① 디지털 시계 ... 의 설계 사양 결정 ㉠ 디지털 시계의 설계 과정 블럭도 ㉡ 디지털 시계의 기능
  • VHDL를 이용한 디지털 시계 19페이지
    과 목 : 논리회로설계실험 과 제 명 : 디지털 시계 담당교수 : 김 ... . 이번 실험은 디지털 시계를 구성하는 것으로 4MHz의 오실레이터 ... 분주하여 디지털 시계를 제작하는 것으로 시간을 나타내는 세그먼트 2개, 분을
  • VHDL을 이용한 디지털 시계 구현 4페이지
    VHDL을 이용한 디지털 시계 구현Seven Segment 사용
  • [디지탈 시스템]vhdl 디지탈시계 소스 0페이지
    ..FILE:ALARM.VHD LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY ALARM IS PORT ( CLK : IN STD_LOGIC; HOUR : IN INTEGER RANGE 23 DOWNTO 0; MINUTE : I..
더보기
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      4. 지식포인트 보유 시 지식포인트가 차감되며
         미보유 시 아이디당 1일 3회만 제공됩니다.
      상세하단 배너
      최근 본 자료더보기
      상세우측 배너
      추천도서
      [디지탈 시스템]vhdl 디지탈시계