[디지탈 시스템]vhdl 디지탈시계

등록일 2002.07.03 MS 파워포인트 (ppt) | 22페이지 | 가격 900원

소개글

디지탈시계 소스에요

목차

디지탈시계 소스입니다.

본문내용

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;

entity MODE_GEN is
        port (CLK : in std_logic;
                 SW1 : in std_logic;
                 SW2 : in std_logic;
                 SET : in std_logic;
                 MODE1 : out std_logic_vector (1 downto 0);
                 MODE2 : out std_logic_vector (1 downto 0);
                 INCREASE : out std_logic);
end MODE_GEN;
      최근 구매한 회원 학교정보 보기
      1. 최근 2주간 다운받은 회원수와 학교정보이며
         구매한 본인의 구매정보도 함께 표시됩니다.
      2. 매시 정각마다 업데이트 됩니다. (02:00 ~ 21:00)
      3. 구매자의 학교정보가 없는 경우 기타로 표시됩니다.
      최근 본 자료더보기
      추천도서