4x1 Verilog MUX 설계
- 최초 등록일
- 2010.12.21
- 최종 저작일
- 2010.09
- 9페이지/ 한컴오피스
- 가격 1,500원
소개글
4x1MUX를 Verilog로 설계한 것입니다.
목차
1.실습목표
2.이론정리
3.구현내용
4.검증
5.실습고찰
6.참고자료
본문내용
1.실습목표
Module의 사용법을 익히고 여러 개의 Module을 사용하여 Top level Module을 구현 할수 있다. Instance를 통해서 2x1MUX를 구현하고 Testbench를 작성하여 구현한 2x1MUX를 Testbench를 통해서 검증할 수 있다.
2.이론정리
Instance:모듈은 실제 객체를 만들 수 있는 템플릿을 제공한다. 모듈이 불러졌을 때, Verilog는 템플릿으로부터 고유한 객체를 생성한다. 각 객체의 이름, 변수, 파라미터, 그리고 입출력 인터페이스를 가지고 있다. 모듈템플릿으로부터 객체를 생성하는 것을 파생이라 하고, 객체를 인스턴스라고 한다. 각 인스턴스는 고유의 이름을 가지고 있어야 한다.
Mux:멀티플렉서는 여러 개의 입력 중 원하는 입력을 출력으로 연결하는 일종의 데이터 선택기이다. 이것은 완전하게 결선된 회로상태에서 원하는 데이터 입력원을 선택하는 응용에 자주 사용되며 아날로그먹스와 디지털먹스가 있다. 2개의 AND게이트는 선택입력 S를 이용해 2개의 입력데이터 D0와 D1중 하나를 선택하는 기능을 하고 OR게이트는 선택된 입력의 값을 출력으로 전달하는 기능을 하게 된다. 이 회로를 확장하여 선택선 Select와 데이터 입력 Dn을 늘리게 되면 4x1 8x1 16x1등의 MUX를 만들 수 있다.
<중 략>
이번학기에는 Quartus compilation report, technology map viewer, timing analyzer검증방법이 추가 되고 Coverage Item 도 추가되어서 더 자세하게 구현내용 ,검증 등을 보고서로 써서 모듈을 작성하는 것보다 검증하는 과정이 더 중요하다는 것을 느꼈다. 검증방법의 양식에 맞춰서 쓰는데 더 익숙해져야겠다고 느꼈다. 이번시간을 통해서 Instance의 문법과 원리를 알게 되었고 조교님께서 별도로 내주신 8x1MUX작성은 회로도가 좀 복잡해서 처음에는 당황했으나 wire를 이용하고 instance를 사용해서 어렵지 않게 만들었고 동작도 물론 정상적으로 되었다. 또한 FPGA보드의 사용법이 어렵다고 느껴졌다. 포트 설정하는 것이 너무 복잡하고 어렵지만 계속해서 사용하면 이것 역시 손에 익을 것이라고 생각된다
참고 자료
디지털 논리회로 수업자료, 컴공 기초설계 수업자료, 구글, 네이버 블로그 등등