D flip-flop 결과 보고서
- 최초 등록일
- 2010.11.17
- 최종 저작일
- 2010.11
- 2페이지/ 한컴오피스
- 가격 1,000원
소개글
D flip-flop 결과 보고서
목차
* 실험목적
* 관련이론
* 실험방법
* 실험결과
* 검토 및 결론
본문내용
< D flip-flop >
* 실험목적
실험을 통해 Preset 과 Clear, Clock 이 있는 D flip-flop 의 원리를 알아본다.
* 관련이론
flip-flop은 종종 Clock과는 독립적으로 flip-flop을 어떤 초기 상태로 set 하기 위해 부가적인 입력을 갖는데, Preset와 Clear 가능한 Positive Edge Triggered D flip-flop 은 clear 와 preset 입력을 가지는 D flip-flop을 말한다. Clear는 ClrN 으로, preset은 PreN 으로 기호를 달리 쓰기도 한다. Clear=0 이면 flip-flop은 0 으로 reset 되고, Preset=0 이면 Q=1 이 될 것이다. 이 입력들은 Clock이나 D입력에 우선한다. 즉, Clear에 0 이 가해지면 Clock이나 D 입력에 상관없이 flip-flop은 reset 되고, 정상적인 동작 상황이라면 Clear과 Preset에 동시에 0 이 가해질 수 없게 되어있다. 또한, Clear과 Preset이 모두 1일 경우에는 D와 Clock 입력은 정상적으로 동작한다.
참고 자료
없음