결과07_Decoder&Encoder
- 최초 등록일
- 2010.11.10
- 최종 저작일
- 2010.11
- 6페이지/ 한컴오피스
- 가격 3,000원
소개글
결과07_Decoder&Encoder
목차
I. 실험결과
II. 실험에 대한 고찰
본문내용
I. 실험결과
1) 2단 2진 카운터
<그림 2>
그림 2의 회로를 구성하여 그림 3에 다음의 파형을 그리시오.
1) 출력 A의 파형
2) 출력 A`의 파형
3) 출력 B의 파형
4) 출력 B`의 파형
<A>
<A`>
<B>
<B`>
7420의 NAND gate의 4,5번 핀은 연결하지 않고 다음의 파형을 그림 3에 그리시오.
5) 핀 1에 A`, 핀 2에 B`를 입력한 NAND gate의 6번 핀 출력 파형
6) 핀 1에 A, 핀 2에 B`를 입력한 NAND gate의 6번 핀 출력 파형
7) 핀 1에 A`, 핀 2에 B를 입력한 NAND gate의 6번 핀 출력 파형
8) 핀 1에 A, 핀 2에 B를 입력한 NAND gate의 6번 핀 출력 파형
≫ 2진수를 일대일로 대응하는 다른 체계로 변환하는 것을 디코딩이라 한다. 이러한 변환은 카운터의 카운트 상태를 AND gate에 입력하여 이루어진다. 2단 2진 카운터는 4진 카운터이며 4개의 카운트 상태를 갖는다. 결과에서 2단 2진 카운터의 주기가 클럭의 4주기임을 알 수 있다. 이에 따라 결과는 1110, 1101, 1011, 0111의 네 가지 상태를 갖게 된다. 이를 반전시키면 0001, 0010, 0100, 1000으로 각 자리수를 weight로 생각해 십진수 체계로 변환된 것을 확인할 수 있다.
2) 3진 카운터
<그림 4>
참고 자료
없음