결과보고서-Exp9.Inverse DCT Hardware Module Design.hwp
- 최초 등록일
- 2010.10.09
- 최종 저작일
- 2008.01
- 12페이지/
한컴오피스
- 가격 2,000원
소개글
결과보고서-Exp9.Inverse DCT Hardware Module Design.hwp
목차
1. Experiment Result & Discussion
2. Demo 내용
3. Reference
4. Source Code
본문내용
1. Experiment Result & Discussion
1) Does your design work well with the given input file?
⑴tb_Transpose.v의 시뮬레이션
● 4개의 입력이 들어온 바로 다음 posedge에서 transpose 된 output이 나가고 있는 것을 볼 수 있다.
● 첫 번째 posedge에서 output이 초기화 되고 있음을 알 수 있다.
● 입력이 20ns 마다 들어오고 있음을 알 수 있다.
⑵top.v의 시뮬레이션
●4개의 입력이 들어온 바로 다음 posedge에서 IDCT된 값이 나가고 있음을 알 수 있다.
확대한 모습
2) Draw the block diagram of your design and explain the operation of your transpose matrix module. (No need to draw a block diagram for the 1-D IDCT unit.)
●그림의 왼쪽 블록의 숫자는 counter의 숫자를 의미한다.
●transpose matrix 는 3bit의 크기의 counter 레지스터를 가지고 있다.
●transpose matrix 는 64bit의 크기의 row 레지스터 4개를 가지고 있다.
참고 자료
1) T.-C. Wang et al., “arallel 4x4 2D transform and inverse transform architecture for MPEG-4
AVC/H.264,”2003.
2) http://cafe.naver.com/kwix08.cafe?iframe_url=/ArticleRead.nhn%3Farticleid=65
3) http://vswww.kaist.ac.kr/~skna/61_KANSG.pdf
4) 강의자료 9-1, 9-2
5) mosaic.cnfolio.com/FileManagerBV/files.xml?action=download&file=L2-Signal%20Analysis.ppt
6) cfs3.tistory.com/upload_control/download.blog?fhandle...&filename...pdf
