논리회로

소개글

논리회로

목차

1. 이 론
- D Flip Flop (74LS74)
- JK Flip Flop (74LS76)

2. 실험목적

3. 실험방법

4. 실험결과

5. 소 감

본문내용

1. 이 론
- D Flip Flop (74LS74)
D 플립플롭은 RS플립플롭에 약간 변형을 가한 것으로 데이터 플립플롭이라고도 한다.
다음 상태는 무조건 입력 D값과 같게 만든다. 보통 데이터의 지연을 위해 사용하기에 딜레이 플립플롭이라고도 한다.
T 플립플롭은 토글(toggle) 플립플롭 혹은 트리거(trigger) 플립플롭이라고도 한다.
입력이 들어올 때 마다 출력의 상태가 바뀌는 성질의 갖고 있다.
- 74LS74 라는 IC 로서 CLOCK 1,2 번 핀에삼각형 모양이 있다. 이것은 펄스에 의한 동작을 의미하는데 신호변화에 따라 74LS74의 경우 상승 엣지이므로 해당 핀이 Low에서 High로 변하는 순간 작동하게 된다
핀 배치도
진리표
동작 조건
- JK Flip Flop (74LS76)
RS플립플롭과 T플립플롭을 결합한 것이다. RS플립프롭에서 입력이 1,1 일 때 처리하지 못하는 것을 보완하여 입력 두개의 값이 모두 1일때 반전하는 성질을 가지고 있다.

참고 자료

없음